[发明专利]抗噪声干扰的数字触发器

权利要求书

1.一种抗噪声干扰的数字触发器，其特征在于，所述数字触发器包括：主触发器，从触发器；

所述从触发器包括：三个抗干扰模块；所述三个抗干扰模块分别连接时钟输入端、数据输入端和复位端，适于减少信号上升沿毛刺和/或下降沿毛刺，增加抗噪声干扰能力；

所述抗干扰模块包括：第一节点，第二节点，第三节点，第一反相器、第二反相器、或非门；

所述第一节点连接于第一反相器的输入端及或非门的第一输入端；

所述第二节点连接于第二反相器的输入端及第一反相器的输出端；

第三节点连接于第二反相器的输出端及或非门的第二输入端；

所述第一反相器、第二反相器由若干PMOS和NMOS组成，所述第一反相器的PMOS为倒比管，NMOS为常规设计；所述第二反相器NMOS为倒比管，PMOS为常规设计，所述抗干扰模块过滤高电平向下的毛刺；所述倒比管减少器件布线面积；或者，

所述抗干扰模块包括：第三节点，第四节点，第五节点，第三反相器、第四反相器、与非门；

所述第三节点连接于第三反相器的输入端及与非门的第一输入端；

所述第四节点连接于第四反相器的输入端及第三反相器的输出端；

第五节点连接于第四反相器的输出端及与非门的第二输入端；

所述第三反相器、第四反相器由若干PMOS和NMOS组成，所述第三反相器的NMOS为倒比管，PMOS为常规设计；所述第四反相器PMOS为倒比管，NMOS为常规设计，所述抗干扰模块过滤低电平向上的毛刺，所述倒比管减少器件布线面积。

2.根据权利要求1所述的抗噪声干扰的数字触发器，其特征在于，所述抗干扰模块为施密特触发器。

3.根据权利要求2所述的抗噪声干扰的数字触发器，其特征在于，所述施密特触发器不包括：下拉管模块；在低电平转为高电平时增加正向阀值电压，使得高电平复位时，过滤低电平中的向上毛刺。

4.根据权利要求2所述的抗噪声干扰的数字触发器，其特征在于，所述施密特触发器不包括：上拉管模块；在高电平转为低电平时增加负向阈值电压，使得低电平复位时，过滤高电平中的向下毛刺。

5.根据权利要求1至4中任意一项所述的抗噪声干扰的数字触发器，其特征在于，所述降低上升沿毛刺和/或下降沿毛刺适用于时钟信号、数据信号和复位信号中的至少一个信号。