[发明专利]抗噪声干扰的数字触发器

说明书

本发明一种抗噪声干扰的数字触发器，所述数字触发器包括：主触发器，从触发器；所述从触发器包括：三个抗干扰模块；所述三个抗干扰模块分别连接时钟输入端、数据输入端和复位端，适于减少信号上升沿毛刺和/或下降沿毛刺，增加抗噪声干扰能力。

技术领域

本发明涉及LCD Driver领域，尤其涉及应用于LCD Driver的抗噪声干扰的数字触发器。

背景技术

在LCD Driver显示设备中，数字电路中的触发器一般都由代工厂提供的基本单元，但是这种触发器抗干扰的能力比较差，很容易受到各种噪声的影响。噪声干扰大致分为两大类：一类外部噪声干扰，如放电或者辐射的，空间电磁场影响，通过馈电线引入的噪声等。另一类是内部噪声干扰，如电路瞬态电流峰值噪声的噪声干扰。当干扰信号在触发器的输入时钟，数据或者复位端引入输入毛刺的时候就会引起触发器输出数据错误。本文给出了在不改变接口定义和逻辑功能的情况下以增加最少的版图面积为前提下增强触发器抗干扰的一种办法。因为数字基本单元对面积要求很高，本设计给出尽可能在增加抗干扰的情况下减小基本单元的面积的方案。

图1为现有技术中数字触发器的结构示意图，图 1，基本主从D触发器电路，包括从触发器101和主触发器102。其输入pin脚有3个，分别为时钟输入端C，数据输入端D，以及复位端CND。输入接收模块定义为103，103由一组反相器构成。在芯片工作的过程中会受到各种干扰，这些干扰会反馈在触发器的各个输入端，使输入端的信号带有毛刺。

当毛刺出现在复位端CND的时候，会直接是触发器复位，影响输出Q值。如图1，为低电平复位，当CND=0的时候会强制使输出Q=0。当触发器锁存的输出为1的状态时候，复位信号CND上出现一个上升的毛刺的时候就会使输出Q强制拉为0，产生错误。

当毛刺出现在数据端D和时钟端C的时候，也会影响输出Q值。如图1，当触发器锁存一个固定值Q，时钟一般保持为低电平，当输入受到干扰变为Q_，同时时钟信号受到干扰也出现一个毛刺，这个时候触发器就会误触发，最终影响最后的输出Q值，是输出的Q变为了Q_，产生错误。

一般的数字基本单元都是代工厂提供的。其中DFF为基本的主从D触发器结构。在抗干扰的性能上没有做特殊处理，所以抗干扰能力都比较弱。抗干扰的处理可以是加入RC并联组成的抗干扰电路，其占用版图面积比较大。抗干扰的处理也可以是加入了其他逻辑功能电路，这样就改变了基本单元的逻辑定义。会给数字代码的编写以及后端数字的自动版图布局带来麻烦。

一般抗干扰处理是针对一定频率的滤波。

因此，如何实现针对高电平或者低电平中对应反方向的毛刺噪声的抑制处理，并同时控制布线面积为业内广泛寻找的课题。

发明内容

本发明提供一种抗噪声干扰的数字触发器，所述数字触发器包括：主触发器，从触发器；

所述从触发器包括：三个抗干扰模块；所述三个抗干扰模块分别连接时钟输入端、数据输入端和复位端，适于减少信号上升沿毛刺和/或下降沿毛刺，增加抗噪声干扰能力。

优选的，所述抗干扰模块包括：第一节点，第二节点，第三节点，第一反相器、第二反相器、或非门；

所述第一节点连接于第一反相器的输入端及或非门的第一输入端；

所述第二节点连接于第二反相器的输入端及第一反相器的输出端；

第三节点连接于第二反相器的输出端及或非门的第二输入端；

所述第一反相器、第二反相器由若干PMOS和NMOS组成，所述第一反相器的PMOS为倒比管，NMOS为常规设计；所述第二反相器NMOS为倒比管，PMOS为常规设计，所述抗干扰模块过滤高电平向下的毛刺；所述倒比管减少器件布线面积。

优选的，所述抗干扰模块包括：第三节点，第四节点，第五节点，第三反相器、第四反相器、与非门；