[发明专利]像素结构、阵列基板及像素结构制作方法

权利要求书

1.一种像素结构，包括：

多条平行排列且相互绝缘的扫描线；

多条平行排列且相互绝缘的数据线，该多条数据线与该扫描线交叉以限定多个像素，每个像素包括：

一像素电极，该像素电极位于相邻的两条扫描线与相邻的两条数据线构成的区域内；及

一薄膜晶体管，该薄膜晶体管包括双栅极、源极以及漏极，该双栅极包括第一栅极与第二栅极，其特征在于，该第一栅极至少部分与该数据线重叠并且与该扫描线电性导通，部分扫描线作为该第二栅极，该源极电性连接该数据线，该漏极电性连接该像素电极。

2.如权利要求1所述的像素结构，其特征在于，该第二栅极全部与该扫描线重叠。

3.如权利要求1所述的像素结构，其特征在于，该薄膜晶体管还包括一半导体层，该半导体层位于该双栅极与源极、漏极之间，并且在对应第一栅极的区域形成第一栅极通道，在对应第二栅极的区域形成第二栅极通道。

4.如权利要求3所述的像素结构，其特征在于，该半导体层包括依序排列的一导电杂质掺杂源极区、该第一栅极通道、一第一导电杂质掺杂区、该第二栅极通道、一第二导电杂质掺杂区以及一导电杂质掺杂漏极区。

5.如权利要求4所述的像素结构，其特征在于，该像素电极包括多个狭缝，该狭缝包括对称分布的第一狭缝组和第二狭缝组，该半导体层自该第二栅极通道至第二导电杂质掺杂区整体呈L型，且第三导电杂质掺杂区对应于第一狭缝组和第二狭缝组之间。

6.如权利要求5所述的像素结构，其特征在于，该半导体层为低温多晶硅材料制成。

7.如权利要求5该的像素结构，其特征在于，该像素结构还包括公共电极线，该公共电极线位于相邻之二该扫描线之间且平行于该扫描线，该漏极与该公共电极线部分重叠，该漏极重掺杂漏极区通过一第二接触孔与该漏极电连接，并通过一第三接触孔与该像素电极电连接。

8.如权利要求5所述的像素结构，其特征在于，该第三导电杂质掺杂区为连续的半导体层。

9.如权利要求1该的像素结构，其特征在于，该源极正对于该数据线，该导电杂质重掺杂源极区通过一第一接触孔与该源极电连接。

10.如权利要求5该的像素结构，其特征在于，该像素电极的第一狭缝组和第二狭缝组之间具有一中心电极条，该中心电极条与该数据线平行，并且该第一狭缝组和第二狭缝组以中心电极条为中心对称分布。

11.如权利要求5所述的像素结构，其中，该像素结构还包括一栅极绝缘层，该栅极绝缘层位于该半导体层和该双栅极之间。

12.如权利要求11该的像素结构，其特征在于，该像素结构还包括一层间绝缘层，该层间绝缘层位于该半导体层上表面，并包括多个接触孔暴露出部分半导体层。

13.一种阵列基板，包括依次设置的第一基板、缓冲层以及如权利要求3-12任意一项所述的像素结构，且该双栅极设置于该缓冲层表面。

14.一种如权利要求1-12任意一项所述的像素结构的制作方法，其特征在于，该制作方法包括：

在一第一基板上形成该双栅极、扫描线及覆盖该双栅极的栅极绝缘层；

在该栅极绝缘层上形成一多晶硅层；

掺杂该多晶硅层并形成导电杂质掺杂半导体层；

图案化导电杂质掺杂半导体层，以该双栅极为掩膜，自第一基底远离该双栅极的一侧再次掺杂该导电杂质掺杂半导体层，其中，未被该双栅极遮蔽的导电杂质掺杂半导体层进一步掺杂为导体，被该双栅极遮蔽的导电杂质掺杂半导体层未被掺杂；

形成至少一绝缘材料层，图案化该绝缘材料层并形成多个开口从而形成一层间绝缘层，部分该半导体层自该开口曝露出，在对应该开口位置形成该源极、数据线以及漏极；

在该层间绝缘层上形成该像素电极。