[发明专利]存储系统及编程、擦除和读取方法

说明书

一种存储系统及编程、擦除和读取方法，存储系统包括：呈P行Q列排布的第一存储单元、P条第一字线、Q条第一位线、Q条第二位线和R条第一源线，P≥1，Q≥1，R≥1；位于第p行第q列的第一存储单元连接第q条第一位线，P≥p≥1，Q≥q≥1,位于第p+1行第q列的第一存储单元连接第q条第二位线；所述P行第一存储单元与所述P条第一字线一一对应连接，第s条第一字线和第s+1条第一字线连接在一起，s为奇数，P＞s≥1；P为偶数时R＝P/2，位于第a行和第a‑1行的第一存储单元均连接第a/2条第一源线，P≥a≥2，a为偶数；P为奇数时R＝(P+1)/2，位于第b行和第b‑1行的第一存储单元均连接第b/2条第一源线，P＞b≥2，b为偶数，位于第P行的第一存储单元连接第R条第一源线。

技术领域

本发明涉及存储器领域，尤其涉及一种存储系统及编程、擦除和读取方法。

背景技术

现有芯片往往需要集成两类存储器，一类是大容量低性能，用于存储不需要频繁擦写的数据；另一类是小容量高性能，用于存储需要频繁的擦写数据。

高性能的存储器往往需要较大面积的有源区，为了在一个芯片上兼容小容量高性能的存储器，大容量低性能的存储器往往面积也做的比较大，这样就导致整个芯片的面积有所增加。

还有一种做法，就是采用不同的工艺过程制备这两类存储器，然后再集成在一起。但是，这种做法显然需要耗费多的时间和能耗。

发明内容

本发明解决的问题是如何减小大容量低性能存储器和小容量高性能存储器集成在一起的芯片面积。

为解决上述问题，本发明提供一种存储系统，包括：第一存储器；所述第一存储器包括：呈P行Q列排布的第一存储单元、P条第一字线、Q条第一位线、Q条第二位线和R条第一源线，P≥1，Q≥1，R≥1；位于第p行第q列的第一存储单元连接第q条第一位线，P≥p≥1，Q≥q≥1,位于第p+1行第q列的第一存储单元连接第q条第二位线；所述P行第一存储单元与所述P条第一字线一一对应连接，第s条第一字线和第s+1条第一字线连接在一起，s为奇数，P＞s≥1；P为偶数时R＝P/2，位于第a行和第a-1行的第一存储单元均连接第a/2条第一源线，P≥a≥2，a为偶数；P为奇数时R＝(P+1)/2，位于第b行和第b-1行的第一存储单元均连接第b/2条第一源线，P＞b≥2，b为偶数，位于第P行的第一存储单元连接第R条第一源线。

可选的，所述第一存储单元包括：源极、栅极和漏极；所述栅极连接所述第一字线，所述源极连接所述第一源线，所述漏极连接所述第一位线或第二位线。

可选的，所述存储系统还包括：第二存储器；所述第二存储器包括：呈M行N列排布的第二存储单元、M条第二字线、N条第三位线和K条第二源线，M≥1，N≥1，K≥1；所述N列第二存储单元与所述N条第三位线一一对应连接；所述M行第二存储单元与所述M条第二字线一一对应连接；M为偶数时K＝M/2，位于第m行和第m-1行的第二存储单元均连接第m/2条第二源线，M≥m≥2，m为偶数；M为奇数时K＝(M+1)/2，位于第n行和第n-1行的第二存储单元均连接第n/2条第二源线，M＞n≥2，n为偶数，位于第M行的第二存储单元连接第K条第二源线。

可选的，所述第二存储单元包括：源极、栅极和漏极；所述栅极连接所述第二字线，所述源极连接所述第二源线，所述漏极连接所述第三位线。

可选的，所述第一存储单元和第二存储单元结构相同。