[发明专利]一种基于FPGA芯片的进位链工艺映射方法

说明书

本发明涉及一种基于FPGA芯片的进位链工艺映射方法，该方法包括以下步骤：获取全部算数运算宏模块；针对全部算数运算宏模块分别进行消耗值估算，以及根据每个算数运算宏模块的消耗值对全部算数运算宏模块进行排序；计算FPGA芯片上可用的进位链余量；估算消耗值最大的算数运算宏模块的进位链使用量；将FPGA芯片上可用的进位链余量与所述消耗值最大的算数运算宏模块的进位链使用量进行比较，如果消耗值最大的算数运算宏模块的进位链使用量不大于FPGA芯片上可用的进位链余量，则消耗值最大的算数运算宏模块使用进位链的方式进行映射。本发明可以动态决定算数运算宏模块是否采用进位链进行工艺映射，更好的满足了FPGA芯片的设计要求。

技术领域

本发明涉及现场可编程门阵列(Field－Programmable Gate Array，简称FPGA)技术，尤其涉及一种基于FPGA的进位链工艺映射方法。

背景技术

传统FPGA芯片的工艺映射方法通常是将加法、乘法等算数运算宏模块直接映射到FPGA芯片上的进位链上，但是每款FPGA芯片的进位链资源都是有限的。因此，对于一些使用进位链较多的算数运算宏模块，传统的工艺映射方法则存在着由于生产过多的进位链导致超出了FPGA芯片的实际容量，从而使得FPGA芯片无法满足设计要求的情况。

发明内容

本发明的目的在于，解决传统FPGA芯片的工艺映射方法存在的不足。

为实现上述目的，本发明提供了一种基于FPGA芯片的进位链工艺映射方法，该方法包括以下步骤：

获取全部算数运算宏模块；针对全部算数运算宏模块分别进行消耗值估算，以及根据每个算数运算宏模块的消耗值对所述全部算数运算宏模块进行排序；计算FPGA芯片上可用的进位链余量；估算消耗值最大的算数运算宏模块的进位链使用量；将FPGA芯片上可用的进位链余量与所述消耗值最大的算数运算宏模块的进位链使用量进行比较，如果消耗值最大的算数运算宏模块的进位链使用量小于所述FPGA芯片上可用的进位链余量，则消耗值最大的算数运算宏模块使用进位链的方式进行映射。

优选地，如果所述消耗值最大的算数运算宏模块的进位链使用量大于所述FPGA芯片上可用的进位链余量，则消耗值最大的算数运算宏模块采用普通组合逻辑映射。

优选地，在计算FPGA芯片上可用的进位链余量步骤之后，估算消耗值最大的算数运算宏模块的进位链使用量步骤之前还包括以下步骤：对全部算数运算宏模块进行判断，如果全部算数运算宏模块都已经进行映射，则结束；如果还有未映射的算数运算宏模块，则估算未映射的运算宏模块中消耗值最大的算数运算宏模块的进位链使用量。

优选地，在计算FPGA芯片上可用的进位链余量步骤包括:计算FPGA芯片实际的进位链数目，作为进位链余量。

优选地，在计算FPGA芯片上可用的进位链余量步骤包括:计算FPGA芯片实际的进位链数目，取其一定比例作为进位链余量。

优选地，可以将FPGA芯片实际的进位链数目的一定比例作为进位链余量为将FPGA芯片实际的进位链数目的80％作为进位链余量。

优选地，在计算FPGA芯片上可用的进位链余量步骤包括:计算FPGA芯片实际的进位链数目，指定其中的任一值作为进位链余量。

本发明可以动态决定算数运算宏模块是否采用进位链进行工艺映射，更好的满足了FPGA芯片的设计要求。

附图说明

图1为本发明实施例提供的一种基于FPGA的进位链工艺映射方法示意图；

图2为本发明实施例提供的另一种基于FPGA的进位链工艺映射方法示意图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。