[发明专利]适用于电源管理的Q值调节的低输出电流LDO电路

权利要求书

1.一种适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，包括有：由第一跨导增益输入级(gm11、gm12)构成的第一增益放大级，由第二跨导增益级(gm2)构成的第二益放大级，宽带放大级(F)，电流镜缓冲级(D)，功率晶体管回路(B)，电阻反馈回路(R)，以及第一频率补偿电容(Cm1)和第二频率补偿电容(Cm2)，其中，所述的第一跨导增益输入级(gm11、gm12)、宽带放大级(F)、第二跨导增益输入级(gm2)和功率晶体管回路(B)分别连接电源电压(VDD)，所述的第一跨导增益输入级(gm11、gm12)的输入端分别连接基准电压(Vref)和电阻反馈回路(R)，第一跨导增益输入级(gm11、gm12)的输出端依次通过电流镜缓冲级(D)和宽带放大级(F)连接第二跨导增益输入级(gm2)的输入端，第二跨导增益输入级(gm2)的输出端连接功率晶体管回路(B)，所述的第一跨导增益输入级(gm11、gm12)的输出端还分别通过第一频率补偿电容(Cm1)连接功率晶体管回路(B)，以及通过第二频率补偿电容(Cm2)至电压输出端(Vout)，功率晶体管回路(B)的输出端至电压输出端(Vout)，所述的电压输出端(Vout)还依次通过第五电阻(Resr)和输出电容(Cout)接地，以及通过第六电阻(RL)接地。

2.根据权利要求1所述的适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，所述的第一跨导增益输入级是由输入端连接基准电压(Vref)的第一跨导增益(gm11)和输入端连接电阻反馈回路(R)的第二跨导增益(gm12)构成；所述电流镜缓冲级(D)包括有第一电流镜缓冲级(D1)和第二电流镜缓冲级(D2)；其中，所述第一跨导增益(gm11)的输出端依次通过第一电流镜缓冲级(D1)和宽带放大级(F)连接第二跨导增益输入级(gm2)的输入端，以及通过第一频率补偿电容(Cm1)连接功率晶体管回路(B)；所述第二跨导增益(gm12)的输出端依次通过第二电流镜缓冲级(D2)和宽带放大级(F)连接第二跨导增益(gm12)的输入端，以及通过第二频率补偿电容(Cm2)至电压输出端(Vout)。

3.根据权利要求2所述的适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，所述的第一跨导增益(gm11)是由第六PMOS晶体管(M12)实现，所述第二跨导增益(gm12)是由第五PMOS晶体管(M11)实现，其中，所述第六PMOS晶体管(M12)的栅极接第一基准电压(Vref)，第五PMOS晶体管(M11)的栅极接电阻反馈回路(R)，第六PMOS晶体管(M12)的漏极接第一电流镜缓冲级(D1)，以及通过第一频率补偿电容(Cm1)连接功率晶体管回路(B)，第五PMOS晶体管(M11)的漏极接第二电流镜缓冲级(D2)，以及通过第二频率补偿电容(Cm2)至电压输出端(Vout)，所述第六NMOS晶体管(M12)和第五NMOS晶体管(M11)的源极通过第一PMOS晶体管(M10)连接电源电压(VDD)，第一PMOS晶体管(M10)的栅极接第一偏置电压(Vb1)。

4.根据权利要求2所述的适用于电源管理的Q值调节的低输出电流LDO电路，其特征在于，所述的第一电流镜缓冲级(D1)是由第十一NMOS晶体管(M14)和第十二NMOS晶体管(M141)实现，其中，所述第十一NMOS晶体管(M14)和第十二NMOS晶体管(M141)的栅极相互连接，第十一NMOS晶体管(M14)和第十二NMOS晶体管(M141)的源极接地，第十一NMOS晶体管(M14)的漏极构成第一电流镜缓冲级(D1)的输入端连接用于实现第一跨导增益(gm11)的第六PMOS晶体管(M12)的漏极，第十一NMOS晶体管(M14)的漏极和栅极相互连接，第十二NMOS晶体管(M141)的漏极构成第一电流镜缓冲级(D1)的输出端连接宽带放大级(F)；所述第二电流镜缓冲级(D2)是由第十三NMOS晶体(M13)和第十四NMOS晶体(M131)实现，第十三NMOS晶体(M13)的栅极和漏极相互连接，第十三NMOS晶体(M13)和第十四NMOS晶体(M131)的栅极相互连接，第十三NMOS晶体(M13)和第十四NMOS晶体(M131)的源极接地，第十三NMOS晶体(M13)的漏极构成第二电流镜缓冲级(D2)的输入端连接用于实现第二跨导增益(gm12)的第五PMOS晶体管(M11)的漏极，第十四NMOS晶体(M131)的漏极构成第二电流镜缓冲级(D2)的输出端连接宽带放大级(F)。