[发明专利]一种半导体器件及其制备方法、电子装置

说明书

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有栅极结构和位于所述栅极结构两侧的∑形抬升源漏；步骤S2：对所述∑形抬升源漏上部的倾斜侧壁进行非晶化离子注入，以在所述倾斜侧壁上形成非晶化层，以降低在所述∑形抬升源漏边缘下方LDD离子注入和/或源漏注入的离子注入深度。本发明所述方法在制备过程中在形成∑形抬升源漏之后，对所述∑形抬升源漏上部的倾斜侧壁进行垂直或者接近垂直的非晶化离子注入，以在所述倾斜的侧壁上形成非晶化层，以降低在后续的步骤中LDD离子注入和/或源漏注入中在所述∑形抬升源漏边缘处的离子注入深度，提高半导体器件的性能和良率。

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

随着半导体技术的不断发展，半导体器件的制备趋于微型化，目前已经发展到纳米级别，同时常规器件的制备工艺逐渐成熟。随着半导体器件尺寸不断缩小，栅的宽度不断减小，当场效应晶体管的沟道宽度约等于源和漏结的耗尽层宽度时，即为所谓“窄沟道”器件。在器件结构的尺寸缩小时，不仅沟道长度变短，宽度也将按同比例在缩小，于是就会出现窄沟道器件。器件的阈值电压等性能因为沟道变窄而发生变化的现象即称为窄沟道效应，引起晶体管的阈值电压升高。

目前在器件制备过程中，为了获得更好的性能，通常在器件的源漏区进行外延SiGe以对衬底的沟道处施加压应力，例如形成“∑”形源漏。

进一步，随着期间尺寸的缩小，器件中的浅沟槽隔离结构的应力会对晶体管产生显著影响，致使器件漏极电流(Idsat)和阈值电压Vtsat都会有一定程度的增加，所述“∑”形源漏会进一步加剧所述影响。

因此需要对目前所述接触孔的制备方法作进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

步骤S1：提供半导体衬底，在所述半导体衬底上形成有栅极结构和位于所述栅极结构两侧的∑形抬升源漏；

步骤S2：对所述∑形抬升源漏上部的倾斜侧壁进行非晶化离子注入，以在所述倾斜侧壁上形成非晶化层，以降低在所述∑形抬升源漏边缘下方LDD离子注入和/或源漏注入的离子注入深度。

可选地，以垂直于所述倾斜侧壁的方向进行所述非晶化离子注入，以使所述∑形抬升源漏顶部形成的所述非晶化层的厚度小于所述倾斜侧壁上形成的所述非晶化层的厚度。

可选地，所述非晶化离子注入方向与所述倾斜侧壁之间的夹角为85-95°，以使所述∑形抬升源漏顶部形成的所述非晶化层的厚度小于所述倾斜侧壁上形成的所述非晶化层的厚度。

可选地，所述步骤S2包括：

步骤S21：对所述∑形抬升源漏上部的第一倾斜侧壁进行所述非晶化离子注入，以在所述第一倾斜侧壁形成非晶化层；

步骤S22：对与所述第一倾斜侧壁相对的第二倾斜侧壁进行所述非晶化离子注入，以在所述第二倾斜侧壁形成非晶化层。

可选地，在所述步骤S1中，在所述半导体衬底上形成有若干鳍片和部分覆盖所述鳍片的隔离材料层，所述栅极结构环绕所述鳍片设置，所述∑形抬升源漏位于所述栅极结构两侧的所述鳍片上。

可选地，在所述步骤S2中对与所述隔离材料层相邻的所述倾斜侧壁进行非晶化离子注入，以形成所述非晶化层。

可选地，所述∑形抬升源漏选用SiGe，所述非晶化离子注入选用Ge离子。