[发明专利]一种InGaAs沟道自对准MOSFET器件结构

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，具体涉及一种在InGaAs沟道层上制作 自对准源漏的MOS器件结构，以提高CMOS器件性能，应用于高性能的CMOS技术领域。

背景技术

Ⅲ-Ⅴ化合物半导体材料相对硅材料而言，具有高载流子迁移率、大的禁带宽度等 优点，而且在热学、光学和电磁学等方面都有很好的特性。在硅基CMOS技术日益逼近它的物 理极限后，Ⅲ-Ⅴ化合物半导体材料以其高电子迁移率特性有可能成为备选沟道材料，用来 制作CMOS器件。然而，与III-V族半导体器件与硅器件有着许多不同的物理与化学性质，适 合于硅器件的MOS结构与流程不一定可以应用到III-VMOS器件中。因此，需要在III-V族半 导体上采用新的器件结构和新的制作流程，以充分发挥III-V族半导体材料的材料特性，提 高MOS器件的直流特性与射频特性，以满足高性能III-V族半导体CMOS技术的要求。

发明内容

（一）要解决的技术问题

本发明的主要目的是提供一种源漏自对准的MOS器件结构，以实现低的源漏电阻，同时 可以控制栅源与栅漏的间距，，满足高性能III-V族半导体CMOS技术在数字集成电路上的要 求。

（二）技术方案

为达到上述目的，本发明提供了一种源漏自对准MOS器件结构，其包括如下：

（1）在磷化铟衬底上采用MBE或者MOCVD的方式生长的InGaAs沟道层（101），厚度为100 纳米到200纳米，P型掺杂，掺杂浓度为1-8×10¹⁷cm^-3；

（2）在InGaAs沟道层（101）上进行表面清洗、钝化后，采用原子层沉积或者MBE的方式， 在其上生长高K介质层（102），介质层厚度为2-3纳米；

（3）在高K介质层上，生长SiNx介质层，厚度为300纳米，再采用光刻掩膜、ICP刻蚀的方 式形成假栅金属层；

（4）在高K介质层（102）和SiNx假栅的基础上，在假栅两侧形成二氧化硅侧墙（103），侧 墙厚度为5-30纳米；

（5）采用自对准方式在源漏区形成离子注入区(105),该离子注入结深和掺杂浓度与沟 道掺杂浓度相匹配，防止穿通效应；

（6）采用自对准工艺在源漏离子注入区蒸发镍金属，低温合金，形成Ni-InGaAs半金属 层，该金属层厚度为10-20纳米；

（7）在Ni-InGaAs半金属层(106)上，采用自对准方式溅射W金属，形成的钨源漏金属层 (107)和钨金属栅；

（8）在钨源漏金属层(107)层上形成的接触金属。

上述方案中的二氧化硅侧墙（103）是采用先制作SiNx介质假栅，然后采用PECVD沉 积二氧化硅，最后采用ICP刻蚀方法制作的。

上述方案中的Ni-InGaAs半金属层(106)是在制作完侧墙(103)、离子注入区后，采 用电子束蒸发直接合金形成的，假栅上的镍金属，采用选择性腐蚀液腐蚀掉，腐蚀液为稀盐 酸溶液，在离子注入区剩下Ni-InGaAs半金属层(106)。

上述方案中的钨栅金属(104)是在去掉侧墙工艺后的假栅、以及源漏Ni-InGaAs半 金属层(106)都制作完成后采用自对准的方法，与W源漏金属(107)一通溅射形成的。

（三）有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

本发明提供的这种InGaAs沟道自对准MOS器件结构，利用离子注入技术、Ni-InGaAs半 金属层技术和源漏自对准W金属三大技术在源漏区形成低电阻薄膜电阻和接触电阻，从而 减小了源漏寄生电阻；通过侧墙的隔离作用，使得栅和源漏的钨金属同时沉积，避免栅源和 栅漏的不对称型，提高器件的一致性；通过栅槽刻蚀和侧墙保护工作后，可以使得沟道表面 清洗工作中不至于引入源漏区的污染；由此，本器件结构采用工艺属于前栅工艺，降低了源 漏寄生电阻、提高器件的实现成本、为InGaAs沟道MOS器件的实用化提高了解决方案。

附图说明

图1是本发明提供的InGaAs沟道自对准MOS器件结构示意图。

图2是本发明提供的实施例结构示意图。

具体实施方式