[发明专利]一种SoC芯片中I/Q解调时钟电路有效
申请号: | 201511033927.6 | 申请日: | 2015-12-31 |
公开(公告)号: | CN105676943B | 公开(公告)日: | 2018-08-17 |
发明(设计)人: | 胡建国;段志奎;林格;李启文;王德明 | 申请(专利权)人: | 广州中大微电子有限公司 |
主分类号: | G06F1/04 | 分类号: | G06F1/04;H03D7/16 |
代理公司: | 广州嘉权专利商标事务所有限公司 44205 | 代理人: | 胡辉 |
地址: | 510800 广*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 soc 芯片 解调 时钟 电路 | ||
1.一种SoC芯片中I/Q解调时钟电路,其特征在于:包括有I时钟产生电路、延时模块和计数器与控制电路模块,所述延时模块包括有多组延时支路,所述延时支路包括有支路开关和延时单元,所述I时钟产生电路的输出端通过支路开关连接至延时单元,所述多组延时支路中的延时单元依次串联,所述多组延时支路中的最后一组延时支路的延时单元输出端连接至计数器与控制电路模块的输入端,所述计数器与控制电路模块的输出端分别与多组延时支路的支路开关控制端连接;
所述计数器与控制电路模块包括有:
寄存器,用于存储控制信息;
计数器,用于对处于工作状态的延时单元的个数进行计数;
延时模块重置单元,用于重置延时单元的工作状态;
相位校正单元,用于控制是否进行相位校正;
计数预置单元,用于存储计数器预置值;
工作模式控制单元,用于控制延时模块根据计数器预置值工作或根据计数器的计数值进行动态调整。
2.根据权利要求1所述的一种SoC芯片中I/Q解调时钟电路,其特征在于:所述工作模式控制单元用于控制延时模块根据计数器预置值工作时,所述工作模式控制单元根据计数器预置值分别控制多组延时支路中的支路开关。
3.根据权利要求1所述的一种SoC芯片中I/Q解调时钟电路,其特征在于:所述工作模式控制单元用于控制延时模块根据计数器的计数值进行动态调整时,所述工作模式控制单元控制多组延时支路中的支路开关依次打开直至计数器与控制电路模块的输入端输入信号与I时钟产生电路的输出信号反向。
4.根据权利要求1所述的一种SoC芯片中I/Q解调时钟电路,其特征在于:所述寄存器中的存储控制信息包括有1位重置位、1位校正位、1位工作模式位和4位计数器预置位。
5.根据权利要求1所述的一种SoC芯片中I/Q解调时钟电路,其特征在于:所述延时模块包括有30组延时支路。
6.根据权利要求1所述的一种SoC芯片中I/Q解调时钟电路,其特征在于:所述I时钟产生电路产生13.56MHz的振荡电流。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广州中大微电子有限公司,未经广州中大微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201511033927.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种智能护眼显示器
- 下一篇:一种智能环网柜凝露消除系统