[发明专利]一种SoC芯片中I/Q解调时钟电路

说明书

本发明公开了一种SoC芯片中I/Q解调时钟电路，包括有I时钟产生电路、延时模块和计数器与控制电路模块，所述延时模块包括有多组支路开关和延时单元，所述I时钟产生电路的输出端通过支路开关连接至延时单元，所述多组延时单元依次串联并输出至计数器与控制电路模块的输入端，所述计数器与控制电路模块的输出端分别与多组支路开关控制端连接。本发明采用支路开关降低电路运行功耗，利用延时模块调整相位，因此该电路结构无需提高工作频率和添加相位校正模块，且无带宽限制，电路结构简单且能通过模块复用、冗余部分裁剪等方法对电路进行精简和优化，降低芯片实现成本。本发明作为一种SoC芯片中I/Q解调时钟电路和方法可广泛应用于电子电路领域。

技术领域

本发明涉及电子电路领域，尤其是一种SoC芯片中I/Q解调时钟电路。

背景技术

SoC是System on Chip的缩写，即片上系统。顾名思义，就是将系统关键部分，如微处理器、模拟IP核、数字IP核和存储器等，集成到单一芯片上。 众多具有特定功能的集成电路集合到一块芯片上，使得SoC芯片具有小型、轻量、多功能、高速度和低成本等优势，广泛应用于通信，交通，物流等领域。

巴克豪森准则是确保环路振荡的基本条件，负反馈电路的环路增益必须满足以下条件：

当负反馈电路的环路增益满足上述条件时，环路可以产生振荡，反之，不能。

I/Q调制（正交调制），是将信号源分为两部分，分别与载波进行调制，两载波信号相交。I/Q解调是同样需要两个相交的载波信号进行解调。I/Q调制解调广泛应用于射频信号相位控制系统，雷达，基站接收器等应用。I/Q调制解调过程中，两相交的载波信号，我们称之为I/Q信号，现阶段产生I/Q信号的电路主要方法有，二频分电路、多相位结构RC滤波器等。

二频分电路就是通过触发器或其他电路结构，使得信号每触发2个周期电路输出1个周期信号，使得信号频率减半。因此使用二频分电路产生正交信号通常电路需要工作在两倍的电路工作信号上，且需要进行相位校正以提高精度。

多相位结构RC滤波器主要利用电阻与电容交叉相连构成环，此结构受限于带宽，且信号会有衰减。同时具体所需的电容电阻数需要根据工作频率确定，不便于校正。

发明内容

为了解决上述技术问题，本发明的目的是：提供一种SoC芯片中结构简单、易控制、低功耗的I/Q解调时钟电路。

本发明所采用的技术方案是：一种SoC芯片中I/Q解调时钟电路，包括有I时钟产生电路、延时模块和计数器与控制电路模块，所述延时模块包括有多组延时支路，所述延时支路包括有支路开关和延时单元，所述I时钟产生电路的输出端通过支路开关连接至延时单元，所述多组延时支路中的延时单元依次串联，所述多组延时支路中的最后一组延时支路的延时单元输出端连接至计数器与控制电路模块的输入端，所述计数器与控制电路模块的输出端分别与多组延时支路的支路开关控制端连接。

进一步，所述计数器与控制电路模块包括有：

寄存器，用于存储控制信息；

计数器，用于对处于工作状态的延时单元的个数进行计数；

延时模块重置单元，用于重置延时单元的工作状态；

相位校正单元，用于控制是否进行相位校正；

计数预置单元，用于存储计数器预置值；

工作模式控制单元，用于控制延时模块根据计数器预置值工作或根据计数器的计数值进行动态调整。

进一步，所述工作模式控制单元用于控制延时模块根据计数器预置值工作时，所述工作模式控制单元根据计数器预置值分别控制多组延时支路中的支路开关。