[发明专利]一种信号环路检测电路及方法

权利要求书

1.一种信号环路检测电路，用于在上电或启动时对集成电路信号环路完整 性进行检测，其特征在于：包括时钟单元、计数器和逻辑运算电路；时钟单元 为计数器提供时钟，计数器在集成电路复位完成后开始计数，依次产生：01、 00、10、11的计数信号，计数器的高位计数信号check_cnt[1]作为输出检测信号 check_out提供给信号环路的输入端；逻辑运算电路对计数器的低位计数信号 check_cnt[0]、高位计数信号check_cnt[1]、所述检测信号check_out及信号环路 输出端提供的输入检测信号check_in进行逻辑运算并输出控制信号check_ok和 检测完成信号check_ready，逻辑运算电路设计为：在集成电路上电或启动时， 输出的控制信号check_ok＝1；信号环路为完整状态时，检测完成后输出的控制 信号check_ok＝1；信号环路为切断状态时，检测完成后输出的控制信号 check_ok＝0；仅在计数器的计数信号为11时，输出的检测完成信号check_ready＝ 1，此时输出的控制信号check_ok有效。

2.根据权利要求1所述的信号环路检测电路，其特征在于：所述逻辑运算 电路包括异或门、异或非门、或门、第一与门、第二与门及D触发器；所述计 数器的低位计数信号check_cnt[0]和高位计数信号check_cnt[1]分别接入异或门 的两个输入，异或非门的两个输入端分别接所述高位计数信号check_cnt[1]和输 入检测信号check_in，异或门的输出和异或非门的输出连接或门的两个输入端， 或门的输出作为第一与门的一个输入；所述时钟单元的输出连接D触发器的CP 端，D触发器的Q端连接第一与门的另一个输入，第一与门的输出连接D触发 器的D端，D触发器的Q端作为控制信号check_ok的输出端；计数器的低位计 数信号check_cnt[0]和高位计数信号check_cnt[1]分别接入第二与门，第二与门 的输出端作为检测完成信号check_ready的输出端。

3.一种信号环路检测方法，用于对在上电或启动时对集成电路信号环路完 整性进行检测，其特征在于，包括：

(1)计数器在集成电路复位完成后开始计数，依次产生：01、00、10、11 的计数信号，计数器的高位计数信号check_cnt[1]作为输出检测信号check_out 提供给信号环路的输入端；

(2)通过逻辑运算电路对计数器的低位计数信号check_cnt[0]、高位计数 信号check_cnt[1]、所述检测信号check_out及信号环路输出端提供的输入检测 信号check_in进行逻辑运算并输出控制信号check_ok和检测完成信号 check_ready，逻辑运算电路设计为：在集成电路上电或启动时，输出的控制信 号check_ok＝1；信号环路为完整状态时，检测完成后输出的控制信号check_ok ＝1；信号环路为切断状态时，检测完成后输出的控制信号check_ok＝0；仅在 计数器的计数信号为11时，输出的检测完成信号check_ready＝1，此时输出的 控制信号check_ok有效。

4.根据权利要求3所述的信号环路检测方法，其特征在于，包括：所述逻 辑运算电路由以下结构实现：包括异或门、异或非门、或门、第一与门、第二 与门及D触发器；所述计数器的低位计数信号check_cnt[0]和高位计数信号 check_cnt[1]分别接入异或门的两个输入，异或非门的两个输入端分别接所述高 位计数信号check_cnt[1]和输入检测信号check_in，异或门的输出和异或非门的 输出连接或门的两个输入端，或门的输出作为第一与门的一个输入；所述时钟 单元的输出连接D触发器的CP端，D触发器的Q端连接第一与门的另一个输 入，第一与门的输出连接D触发器的D端，D触发器的Q端作为控制信号 check_ok的输出端；计数器的低位计数信号check_cnt[0]和高位计数信号 check_cnt[1]分别接入第二与门，第二与门的输出端作为检测完成信号 check_ready的输出端。