[发明专利]一种信号环路检测电路及方法

说明书

技术领域

本发明涉及电子电路技术领域，具体涉及例如在上电或启动时检测集成电 路信号环路完整性的检测电路及方法。

背景技术

众所周知，同一款芯片，由于生产工艺的细微不同，不同生产批次的芯片 性能会有所差异，进而影响芯片的功能，导致芯片最终的良率很低。在测试阶 段，可以通过调整芯片的初始化配置参数，改善芯片的性能，提高良率。但是 在使用阶段，芯片的初始化配置信息不希望被更改，以免影响芯片的正常功能。 这样，我们希望在生产测试阶段开放芯片初始化配置参数的修改权限，而在正 常使用阶段禁止对其进行修改。

一般，会通过一个控制信号来管理芯片的访问权限。可以通过很多手段产 生这样一个控制信号，但是，最可靠、最简单的办法是通过一根物理信号连线 的状态来产生此控制信号。在生产测试阶段保持物理信号环路完整，在芯片测 试完成后，切断此物理信号连线，使信号环路断开。这样，芯片内部就需要一 个信号环路检测电路，根据信号环路完整性的状态，产生一个控制信号。

发明内容

本发明提供了一种信号环路检测电路及方法，通过检测信号环路的断开或 连接状态，产生相应控制信号，从而使集成电路完成不同的功能。本发明的目 的由以下技术方案实现：

一种信号环路检测电路，用于在上电或启动时对集成电路信号环路完整性 进行检测，其特征在于：包括时钟单元、计数器和逻辑运算电路；时钟单元为 计数器提供时钟，计数器在集成电路复位完成后开始计数，依次产生：01、00、 10、11的计数信号，计数器的高位计数信号check_cnt[1]作为输出检测信号 check_out提供给信号环路的输入端；逻辑运算电路对计数器的低位计数信号 check_cnt[0]、高位计数信号check_cnt[1]、所述检测信号check_out及信号环路 输出端提供的输入检测信号check_in进行逻辑运算并输出控制信号check_ok和 检测完成信号check_ready，逻辑运算电路设计为：在集成电路上电或启动时， 输出的控制信号check_ok＝1；信号环路为完整状态时，检测完成后输出的控制 信号check_ok＝1；信号环路为切断状态时，检测完成后输出的控制信号 check_ok＝0；仅在计数器的计数信号为11时，输出的检测完成信号check_ready＝ 1，此时输出的控制信号check_ok有效。

作为具体的技术方案，所述逻辑运算电路包括异或门、异或非门、或门、 第一与门、第二与门及D触发器；所述计数器的低位计数信号check_cnt[0]和高 位计数信号check_cnt[1]分别接入异或门的两个输入，异或非门的两个输入端分 别接所述高位计数信号check_cnt[1]和输入检测信号check_in，异或门的输出和 异或非门的输出连接或门的两个输入端，或门的输出作为第一与门的一个输入； 所述时钟单元的输出连接D触发器的CP端，D触发器的Q端连接第一与门的 另一个输入，第一与门的输出连接D触发器的D端，D触发器的Q端作为控制 信号check_ok的输出端；计数器的低位计数信号check_cnt[0]和高位计数信号 check_cnt[1]分别接入第二与门，第二与门的输出端作为检测完成信号 check_ready的输出端。

一种信号环路检测方法，用于对在上电或启动时对集成电路信号环路完整 性进行检测，其特征在于，包括：

(1)计数器在集成电路复位完成后开始计数，依次产生：01、00、10、11 的计数信号，计数器的高位计数信号check_cnt[1]作为输出检测信号check_out 提供给信号环路的输入端；

(2)通过逻辑运算电路对计数器的低位计数信号check_cnt[0]、高位计数 信号check_cnt[1]、所述检测信号check_out及信号环路输出端提供的输入检测 信号check_in进行逻辑运算并输出控制信号check_ok和检测完成信号 check_ready，逻辑运算电路设计为：在集成电路上电或启动时，输出的控制信 号check_ok＝1；信号环路为完整状态时，检测完成后输出的控制信号check_ok ＝1；信号环路为切断状态时，检测完成后输出的控制信号check_ok＝0；仅在 计数器的计数信号为11时，输出的检测完成信号check_ready＝1，此时输出的 控制信号check_ok有效。