[实用新型]半导体封装结构和电子封装结构

说明书

技术领域

本实用新型中公开的实施例一般涉及电技术，而更具体地涉及半导体以及半导体的结构。

背景技术

半导体裸片(die)通常被封在塑封中，该塑封提供保护以免受到有害环境的影响，并使得能够在半导体裸片和组装件(例如印刷电路板(PCB)或母版)的下一级之间相互电连接。塑封被配置为提供对半导体裸片的保护、允许去除由半导体裸片产生的热、允许向半导体裸片传输电信号和从半导体裸片传输电信号。

球栅阵列(BGA)半导体封装是使用例如印刷电路板的层压基板的一类封装。取决于应用是什么，层压基板可以包括通过电介质层分离的多层导电材料。导电材料的层被图案化以形成导电迹线、导电平面结构(例如接地平面和/或电源平面)以及典型地与导电通路(via)互连的输入/输出(I/O)盘(pad)。例如集成电路的半导体裸片通过接合材料被附接到层压基板，并且接合线典型地用来将半导体裸片上的盘电连接到导电迹线。替代地，半导体裸片可以以倒装芯片(flip-chip)配置附接到层压基板上的导电迹线或盘。硬塑料灌封材料被用来覆盖各个组件，并形成半导体封装的外部，通常称为封装体。

差分信令是用于高速传输在封装的半导体器件和更高层级系统之间的电信号的一种已知技术。差分信令使用在两条成对的线上发送的两个互补信号，称为差分对。差分对技术可以用于模拟信号处理(如在平衡音频方面)和数字信号处理(如在RS-422、RS-485、双绞线上的以太网、PCI Express、DisplayPort、HDMI以及USB方面)两者以及其他方面。在BGA封装中，已经采用在层压基板上形成的导电迹线的对实现了差分对，以及已经使用具有使差分对与一个或多个导电平面层分离的电介质层的微带或带状线配置实现了差分对。在实现半导体封装(包括使用差分对配置的封装)中的高质量高速信号传递方面存在一些挑战。这样的挑战包括提高阻抗匹配、减小信号反射和回波损耗以及最大化功率传递。

因此，将会期望具有已经提高了阻抗匹配、减小信号反射和回波损耗以及最大化功率传递的半导体封装。也会期望半导体封装与现存的组装工艺和技术兼容。

实用新型内容

本公开的一个实施例的一个目的是提供一种已经提高了阻抗匹配、减小信号反射和回波损耗以及最大化功率传递的半导体封装。

根据本公开的一个实施例，提供了一种半导体封装结构，其特征在于，包括：基板，所述基板具有至少一个导电平面层、在第一主表面上的多个导电迹线以及在相对的第二主表面上的多个焊盘，其中所述至少一个导电平面层包括与所述多个焊盘基本对齐的多个第一凹陷；附接到所述基板的半导体器件；以及至少覆盖所述半导体器件的封装体。

优选地，所述至少一个导电平面层嵌入所述基板中，并通过电介质层与所述多个焊盘分离；所述多个第一凹陷包括多个孔，所述多个孔中的每一个延伸完全穿过所述至少一个导电平面层；以及每一个孔与至少一个焊盘重叠。

优选地，所述多个焊盘和所述多个导电迹线与导电通路电连接，所述导电通路中的每一个延伸穿过孔；至少一个孔的边缘与放置于紧邻所述至少一个孔的焊盘的边缘侧向隔开；以及至少一个导电迹线被配置为单端互连。

优选地，所述基板包括第二导电平面层，所述第二导电平面层包括多个第二凹陷，其中至少一个第二凹陷与焊盘和第一凹陷重叠。

优选地，所述多个导电迹线包括配置为差分对的至少一对导电迹线，以及所述差分对和所述至少一个导电平面层被配置为微带状线结构。

优选地，所述半导体器件以倒装芯片配置附接到所述第一主表面；所述多个焊盘和所述多个第一凹陷具有类似形状；以及所述结构还包括附接到所述多个焊盘的多个导电焊锡凸块。

根据本公开的另一个实施例，提供了一种电子封装结构，其特征在于，包括：多层基板，所述多层基板包括第一导电平面层，所述第一导电平面层嵌入所述多层基板中并通过电介质材料与所述多层基板的第一主表面和第二主表面分离，其中所述第一导电平面层包括多个第一凹陷；在所述第一主表面上的多个导电迹线；在所述第二主表面上的多个导电盘，其中所述多个第一凹陷与所述多个导电盘中的至少一些重叠；耦合到所述多层基板的电子器件；以及覆盖所述电子器件的保护结构。

优选地，每一个第一凹陷与每一个导电盘的边缘侧向隔开。

优选地，所述多个第一凹陷包括延伸完全穿过所述第一导电平面层的孔，使得所述第一导电平面层没有一部分与导电盘重叠；以及所述结构还包括多个导电通路，所述多个导电通路中的每一个将导电迹线电耦合到导电盘，其中每一个导电通路延伸穿过孔。