[实用新型]一种测试结构

说明书

技术领域

本实用新型涉及半导体可靠性测试，特别是涉及一种测试结构。

背景技术

在半导体器件的大规模生产中，通过对后段制程中的半导体器件进行可靠性测试，可以发现和纠正缺陷以解决缺陷产生的问题，因此，半导体器件的可靠性测试对于提高良率、改善工艺技术的可靠性和稳定性非常重要。

随着超大规模集成电路的迅猛发展，集成度不断提高，金属连线的线宽不断缩小，问题也随之而来，金属连线在较大电流密度的作用下，极易因电迁移造成空洞的产生，金属连线上的空洞增大金属连线的电阻，直接影响传输信号的准确性；而空洞增大则会造成电路的断路，对芯片性能和良率产生重大影响，金属连线的断接已成为一个不可忽视的问题。

此外，集成电路芯片由各种不同材质的金属及电介质材料构成，在金属层之间，需要用非导电性的电介质材料将金属层互相隔离，这种层与层之间的电介质材料称为层间电介质。一般而言，层间电介质层(IMD，Inter Metal Dielectric)需要具有较高的击穿电压，以保证可靠的电性能，高的击穿电压可以使半导体器件具有良好的可靠性。

因此，对金属连线的可靠性和对层间电介质层的可靠性测试在集成电路的可靠性测试中显得尤为重要。

如图1所示为现有技术中提供的一种用于测试绝对击穿电压V_bd和与时间相关电介质击穿特性TDDB(Time Dependent Dielectric Breakdown)的测试结构1。所述测试结构1包括穿插分布的两个梳状结构，两个梳状结构的梳齿相向穿插分布，且分别连接到焊盘11及焊盘12，通过在两个焊盘上分别加压进行检测。

如图2所示为现有技术中提供的另一种测试结构2。所述测试结构2包括穿插分布的梳状结构21及蛇形结构22，所述梳状结构上的梳齿211相向穿插分布，通过同一梳柄212连接到焊盘213；所述蛇形结构22穿插于所述梳状结构中，并连接于另一焊盘221。

如图3～图4所示为述测试结构2的两种测试方法，方法一如图3所示，所述梳齿211接地，所述蛇形结构22的一端加电压Vs，另一端悬空；方法二如图4所示，所述梳齿211接地，所述蛇形结构22的两端均加电压Vs。如图5所示，所述蛇形结构22可等效为多段阻值相同的电阻，其等效电阻表示为：

R_eq(n)＝R_ox‖(R_m+R_eq(n-1))，漏电流表示为：I_leak＝V_s/R_eq(n)。其中，R_m为所述蛇形结构22中的分段电阻，R_ox为电极与分段电阻之间的层间电介质层的电阻。

如图6所示，利用上述方法一及方法二对所述蛇形结构22上各节点电压进行测试，所述蛇形结构22上各节点的电压随蛇形结构长度的变化而变化。方法一中所述蛇形结构22的一端施加电压、另一端悬空，由于所述蛇形结构22上存在压降，因此各节点电压随所述蛇形结构22的长度增加而递减；方法二中在所述蛇形结构22的两端同时施加电压，因此各节点电压呈现两端电压大，中间电压小的凹型曲线。

如图7所示为利用上述方法一及方法二对所述测试结构2进行TDDB测试的威布尔分布图，横坐标为失效时间，为任意单位(A.U.Arbitrary Unit)，仅定性表示。由于方法一中的压降比方法二大，因此，在施加相同电压的情况下，方法一中节点的电压会比较小，在相同失效概率时，方法一的失效时间会大于方法二的失效时间，由此可知测试结构上的压降对测试结果造成很大影响。

为了满足各种不同的测试目的，需要各种不同的测试结构来实现，这些测试结构占用了芯片的有效区域；同时，测试结构上的压降严重影响测试结果，测试结构的长度受限、测试结构的测试准确性也无法得到保证。因此，如何在节省芯片有效区域的同时提高测试的准确性已成为可靠性测试领域亟待解决的问题之一。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种测试结构，用于解决现有技术中测试结构准确性差等问题。

为实现上述目的及其他相关目的，本实用新型提供一种测试结构，所述测试结构至少包括：

第一梳齿结构、第二梳齿结构以及蛇形结构；

所述第一梳齿结构包括多根相对穿插设置的第一金属梳齿，各第一金属梳齿通过第一金属连线连接到第一端口；