[实用新型]PIP电容和嵌入式快闪存储器

说明书

技术领域

本实用新型涉及半导体技术领域，特别涉及一种PIP电容和嵌入式快闪存储器。

背景技术

在目前的半导体行业中，有多种电容器可供选择，包括MOS(金属-氧化物-半导体)电容，PIP(多晶硅-绝缘体-多晶硅)电容，MIM(金属-绝缘体-金属)电容，MOM(金属-氧化物-金属)电容等。其中，PIP电容具有由多晶硅形成的电极(下电极和上电极)。对于存储器而言，其逻辑电路的控制栅与PIP电容的电极的材料相同，因此PIP电容的电极可以与逻辑电路的控制栅一起形成，无需单独的形成工艺。

在现有的嵌入式快闪存储器的制造工艺中，PIP电容被广泛用于防止噪音和模拟器件的频率调制。请参考图1，其为现有技术的PIP电容的结构示意图。如图1所示，现有的PIP电容10包括：形成于衬底(图中未示出)上的下电极多晶硅层101；形成于所述下电极多晶硅层101上的绝缘介质层103；形成于所述绝缘介质层103上的上电极多晶硅层105；以及形成于所述下电极多晶硅层101上的接触孔107，所述接触孔107贯穿所述绝缘介质层103和上电极多晶硅层105并暴露出所述下电极多晶硅层101。

然而，在实际使用过程中发现所述PIP电容10的击穿电压不稳定，严重影响嵌入式快闪存储器的可靠性及良率。

实用新型内容

本实用新型的目的在于提供一种PIP电容和嵌入式快闪存储器，以解决现有技术中PIP电容的击穿电压不稳定，影响嵌入式快闪存储器的可靠性及良率的问题。

为解决上述问题，本实用新型提供一种PIP电容，所述PIP电容包括：形成于衬底上的第一多晶硅层；形成于所述第一多晶硅层上的第一绝缘介质层；形成于所述第一绝缘介质层上的第二多晶硅层；其中，所述第二多晶硅层的侧面包围所述第一多晶硅层的侧面。

可选的，在所述的PIP电容中，所述第一绝缘介质层完全覆盖所述第一多晶硅层并延伸至所述衬底上。

可选的，在所述的PIP电容中，所述第二多晶硅层完全覆盖所述第一绝缘介质层。

可选的，在所述的PIP电容中，所述第一绝缘介质层包括第一氧化硅层、氮化硅层和第二氧化硅层，所述氮化硅层位于所述第一氧化硅层和第二氧化硅层之间。

可选的，在所述的PIP电容中，所述第二多晶硅层的侧面与所述第一绝缘介质层的侧面的间距在1微米以上。

可选的，在所述的PIP电容中，还包括：形成于所述第一多晶硅层上的第一接触孔，所述第一接触孔贯穿所述第一绝缘介质层和第二多晶硅层并暴露出所述第一多晶硅层。

可选的，在所述的PIP电容中，还包括：形成于所述第二多晶硅层上的第二绝缘介质层和第二接触孔，所述第二接触孔贯穿所述第二绝缘介质层并暴露出所述第二多晶硅层。

可选的，在所述的PIP电容中，所述第一多晶硅层是所述PIP电容的下电极，所述第二多晶硅层是所述PIP电容的上电极

相应的，本实用新型还提供了一种嵌入式快闪存储器，所述嵌入式快闪存储器包括如上所述的PIP电容。

可选的，在所述的嵌入式快闪存储器中，所述嵌入式快闪存储器为嵌入式P型快闪存储器。

发明人发现，造成现有的PIP电容出现击穿电压不稳定的原因在于，PIP电容在制造过程中侧面受到腐蚀，从而影响击穿电压的稳定性，进而导致嵌入式快闪存储器的可靠性及良率下降。在本实用新型提供的PIP电容和嵌入式快闪存储器中，利用多晶硅材料形成PIP电容的侧墙，所述侧墙能够避免所述PIP电容在后续制造过程中受到腐蚀，从而保证击穿电压的稳定性，进而提高嵌入式快闪存储器的可靠性及良率。

附图说明

图1是现有技术的PIP电容的结构示意图；

图2是现有技术的PIP电容在控制栅刻蚀时的结构示意图；

图3是本实用新型实施例的PIP电容的结构示意图；

图4是本实用新型实施例的PIP电容在控制栅刻蚀时的结构示意图。

具体实施方式

以下结合附图和具体实施例对本实用新型提出的PIP电容和嵌入式快闪存储器作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。