[实用新型]显示驱动电路及显示装置

说明书

技术领域

本实用新型属于液晶显示技术领域，具体涉及一种显示驱动电路及显示装置。

背景技术

Gate-driver On Array(以下简称GOA)技术是目前液晶显示领域的一种广泛使用的技术，具体是将栅极驱动芯片安装在阵列基板上，以节约栅极驱动芯片成本和降低栅极侧的显示像素区到边框的距离。但是，GOA需要电压变化的压差远远大于一般数字电压范围的驱动信号来驱动，为此，需要在时间控制器(Timing Controller，以下简称Tcon)和GOA之间连接电平转换芯片(Level Shift IC)，借助电平转换芯片将时间控制器产生的驱动GOA的驱动信号转换成所需的电压变化压差较大的GOA信号。

然而，采用上述具有电平转换芯片的显示驱动电路在实际应用中发现仍然存在以下问题：由于在每一帧图像显示的过程中，系统设定的显示像素(称之为“设定像素”或者v-total)的个数比实际显示的像素(称之为“有效像素”)的个数多，设定像素显示时长为一个帧周期，有效像素显示时长少于一个帧周期，因此，在一帧图像的有效像素显示完成之后且下一帧开始之前存在一定的时间空闲(即，帧周期减去有效像素显示时长)，该时间空闲称之为非有效像素显示时长(或者，称之为Blanking时长)，由于在该Blanking时长内，显示驱动不需要对像素单元充电，但是电平转换芯片仍然出于开启状态，也就是说，电平转换闲篇仍然会产生一定功耗，从而不满足目前对显示装置的节能性的要求，造成显示装置的品质差。

因此，目前亟需一种节能性较好的显示驱动器和显示装置。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一，提出了一种显示驱动电路及显示装置，可以避免空闲的驱动芯片处于开启状态而产生功耗，从而可以满足目前对显示装置的节能性的要求，提高显示装置的品质。

为解决上述问题之一，本实用新型提供了一种显示驱动电路，其包括时间控制器和驱动芯片，所述时间控制器包括第一产生模块和第一计时模块；其中，所述第一产生模块，分别与所述第一计时模块和所述驱动芯片相连，用于产生行开始信号触发所述第一计时模块开始计时和空闲的所述驱动芯片开启；所述第一计时模块，与驱动芯片相连，用于在其当前计时时长等于有效像素显示时长时触发在非有效像素显示时长内空闲的所述驱动芯片关闭。

优选地，所述时间控制器还包括第二产生模块和第二计时模块，其中，所述第二产生模块，与所述第二计时模块相连，用于接收数据使能启动跳变信号触发所述第二计时模块开始计时，以及接收所述数据使能关闭跳变信号触发所述第二计时模块停止计时；所述第二计时模块，与所述第一计时模块相连，用于记录在所述第二产生模块触发下的当前计时时长为第一计时模块的当前有效像素显示时长。

其中，所述时间控制器还包括用于输出预设周期的时钟信号的时钟模块；所述时钟模块，分别与所述第一计时模块和所述第二计时模块相连，第一计时模块和所述第二计时模块分别用于在其计时时累积所述时钟信号的周期数作为计时时长。

其中，空闲的所述驱动芯片包括栅极驱动芯片和/或源极驱动芯片和/或电平转换芯片和/或电源管理芯片。

本实用新型还提供一种显示驱动电路，包括时间控制器和驱动芯片，所述时间控制器包括第三产生模块和第三计时模块，其中所述第三产生模块，分别与所述第三计时模块和所述驱动芯片相连，用于产生行开始跳变信号时触发所述第三计时模块开始计时和空闲的所述驱动芯片开启，以及产生行结束跳变信号触发在非有效像素显示时长内空闲的所述驱动芯片关闭；所述第三计时模块，与所述第三产生模块相连，用于在其当前计时时长等于所述有效像素显示时长时触发所述第三产生模块产生所述行结束跳变信号。

优选地，所述时间控制器还包括第四产生模块和第四计时模块，其中，所述第四产生模块，与所述第四计时模块相连，用于接收数据使能启动跳变信号触发所述第四计时模块开始计时，以及接收所述数据使能关闭跳变信号触发所述第四计时模块停止计时；第四计时模块，与所述第三计时模块相连，用于记录在所述第四产生模块触发下的当前计时时长为所述第三计时模块的当前有效像素显示时长。

其中，所述时间控制器还包括用于输出预设周期的时钟信号的时钟模块；所述时钟模块，分别与所述第三计时模块和第四计时模块相连，第三计时模块和所述第四计时模块分别用于在其计时时累积所述时钟信号的周期数作为计时时长。

其中，空闲的所述驱动芯片包括栅极驱动芯片和/或源极驱动芯片和/或电平转换芯片和/或电源管理芯片。