[实用新型]一种延时调整器

权利要求书

1.一种延时调整器，其特征在于：由频段A模式延时模块、频段B模式延时模块、频段C模式延时模块、频段D模式延时模块、总数据选择器模块和输出缓冲模块构成；频段A模式延时模块的输入端形成本延时调整器的输入端；频段A模式延时模块的一输出端与频段B模式延时模块的输入端相连，频段B模式延时模块的一输出端与频段C模式延时模块的输入端相连，频段C模式延时模块的一输出端与频段D模式延时模块的输入端相连；频段A模式延时模块、频段B模式延时模块、频段C模式延时模块和频段D模式延时模块的另一个输出端与总数据选择器模块的输入端相连；总数据选择器模块的输出端连接输出缓冲模块的输入端；输出缓冲模块的输出端形成本延时调整器的输出端。

2.根据权利要求1所述的一种延时调整器，其特征在于：所述频段A模式延时模块包括输入匹配单元、2个0-25ps延时控制单元、4个25ps延时单元和频段A数据选择器；待延时信号连接输入匹配单元的输入端；输入匹配单元的输出端连接第一0-25ps延时控制单元的输入端；第一0-25ps延时控制单元的输出端连接第二0-25ps延时控制单元的输入端；第二0-25ps延时控制单元的输出端依次连接4个25ps延时单元；4个25ps延时单元的输入端一起接至频段A数据选择器的输入端；频段A数据选择器的输出端连接频段B模式延时模块和总数据选择器模块的输入端；A、B、C和D四个延时控制信号同时连接第一0-25ps延时控制单元和第二0-25ps延时控制单元的控制端；选择信号SA连接频段A数据选择器的控制端。

3.根据权利要求2所述的一种延时调整器，其特征在于：所述频段A模式延时模块还进一步包括4个MOS电容，其中第一MOS电容接在微调信号E端和第一0-25ps延时控制单元的反向输出端之间；第二MOS电容接在微调信号E端和第一0-25ps延时控制单元的正向输出端之间；第三MOS电容接在微调信号E端和第二0-25ps延时控制单元的反向输出端之间；第四MOS电容接在微调信号E端和第二0-25ps延时控制单元的正向输出端之间。

4.根据权利要求1所述的一种延时调整器，其特征在于：所述频段B模式延时模块包括33个32.5ps延时单元和频段B数据选择器；第一32.5ps延时单元的输入端连接频段A模式延时模块的输出端；33个32.5ps延时单元依次串联；33个32.5ps延时单元中，编号为单数的32.5ps延时单元的输入端一起接至频段B数据选择器的输入端；频段B数据选择器的输出端连接频段C模式延时模块和总数据选择器模块的输入端；选择信号SB连接频段B数据选择器的控制端。

5.根据权利要求1所述的一种延时调整器，其特征在于：所述频段C模式延时模块包括33个125ps延时单元和频段C数据选择器；第一125ps延时单元的输入端连接频段B模式延时模块的输出端；33个125ps延时单元依次串联；33个125ps延时单元中，编号为单数的125ps延时单元的输入端一起接至频段C数据选择器的输入端；频段C数据选择器的输出端连接频段D模式延时模块和总数据选择器模块的输入端；选择信号SC连接频段C数据选择器的控制端。

6.根据权利要求1所述的一种延时调整器，其特征在于：所述频段D模式延时模块包括差分转单端信号单元、单端转差分信号单元、65个1ns延时单元和频段D数据选择器；差分转单端信号单元的输入端连接频段C模式延时模块的输出端，差分转单端信号单元的输出端连接第一1ns延时单元；65个1ns延时单元依次串联；所有1ns延时单元的输入端接至频段D数据选择器的输入端；频段D数据选择器的输出端连接单端转差分信号单元的输入端；单端转差分信号单元的输出端连接总数据选择器模块；选择信号SD连接频段D数据选择器的控制端。

7.根据权利要求1所述的一种延时调整器，其特征在于：所述输出缓冲模块包括依次串联的4个缓冲单元；第一缓冲单元连接总数据选择器模块的输出端；第四缓冲单元的输出端输出延时信号。

8.根据权利要求1所述的一种延时调整器，其特征在于：还进一步包括I²C协议控制模块，该I²C协议控制模块产生A延时控制信号、B延时控制信号、C延时控制信号、D延时控制信号和选择信号SA送入频段A模式延时模块；I²C协议控制模块产生选择信号SB送至频段B模式延时模块；I²C协议控制模块产生选择信号SC送至频段C模式延时模块；I²C协议控制模块产生选择信号SD送至频段D模式延时模块。