[实用新型]一种基于FPGA的BLVDS总线数据传送装置

权利要求书

1.一种基于FPGA的BLVDS总线数据传送装置，包括CPU芯片、一条BLVDS总线，其特征在于：还包括FPGA芯片，所述FPGA芯片包括：串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块；

所述串行数据收发模块用于向CPU芯片、存储器收发数据，向编码发送模块发送CPU发送数据结束信号；

所述存储器用于存储收发数据；

所述编码发送模块用于向BLVDS总线发送报文开头信号、报文结束信号；

所述BLVDS数据收发模块用于向BLVDS总线收发数据；

所述解码接收模块用于解码从BLVDS总线接收到的报文开头信号、报文结束信号；

所述CPU芯片与串行数据收发模块一端相连接，串行数据收发模块另二端分别与存储器、编码发送模块相连接；存储器另一端与BLVDS数据收发模块相连接；编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接。

2.根据权利要求1所述的一种基于FPGA的BLVDS总线数据传送装置，其特征在于：还包括数据量寄存器，所述数据量寄存器用于计算BLVDS接收数据的字节长度，所述数据量寄存器设置在解码接收模块内。

3.根据权利要求1所述的一种基于FPGA的BLVDS总线数据传送装置，其特征在于：所述CPU芯片设置为AM3352。