[实用新型]一种包括共用选择晶体管栅极的非易失性存储器单元

权利要求书

1.一种在半导体衬底(PW)上的非易失性存储器，其特征在于包括：

至少一个位线(BL)，

至少两个控制栅极线(CGL<i>，CGL<i+1>)，

至少一个字线(WL<i,i+1>)，

至少一个配对存储器单元对(C11、C12，C21、C22)，包括：

第一存储器单元，包括：

第一浮置栅极晶体管(FGT11)，具有：

控制栅极(CG)，耦合至第一控制栅极线(CGL<i>)，

第一导电端子，耦合至所述位线，以及

第二导电端子，通过第一选择晶体管(ST11、ST3)而耦合至源极线，

所述第一选择晶体管具有：

选择控制栅极(SGC)，耦合至所述字线，以及

第二存储器单元，包括：

第二浮置栅极晶体管(FGT12)，具有：

控制栅极，耦合至所述第二控制栅极线(CGL<i+1>)，

第一导电端子，耦合至所述位线，以及

第二导电端子，通过第二选择晶体管(ST12、ST3)而耦合至所述源极线，

所述第二选择晶体管与所述第一选择晶体管共用所述选择控制栅极，以及

装置，用于独立于所述第二存储器单元地对所述第一存储器单元进行编程，并且反之亦然，

所述存储器被配置为：

通过向所述位线(BL)施加第一正电压(BLV3)、并且向所述第一控制栅极线(CGL<i>)施加第二正电压(Vpg)，借由流过所述第一存储器单元的编程电流(I1)，通过热电子注入，而对所述第一存储器单元(C11，C21)进行编程，以及

当对所述第一存储器单元编程时，向所述第二控制栅极线(CGL<i+1>)施加第三正电压(Vsp)，所述第三正电压能够使得编程电流流过所述第二存储器单元(C12，C22)而不使所述第二存储器单元切换为被编程状态。

2.根据权利要求1所述的存储器，其特征在于选择所述第三电压(Vsp)，以便于确保对所述第二存储器单元(C12，C22)的软编程，以使得不论所述第二存储器单元是否处于被编程或被擦除状态下，其都不能具有负阈值电压。

3.根据权利要求1或2所述的存储器，其特征在于包括：

字线解码器(WLDC)，耦合至所述字线(WL<i,i+1>)并且至所述控制栅极线(CGL<i>、CGL<i+1>)，

所述解码器被配置为，当对所述配对存储器单元对(C11、C12，C21、C22)中的存储器单元进行读出时，向必须被读出的所述存储器单元的所述浮置栅极晶体管(FGT11、FT12)的所述控制栅极(CG)施加正读出电压(Vrd)、并且向与其配对的所述存储器单元的所述浮置栅极晶体管的所述控制栅极施加零电压(Vnr)。

4.根据权利要求1或2中的任一项所述的存储器，其特征在于所述选择控制栅极(SGC)是嵌入式垂直栅极，

所述嵌入式垂直栅极具有：

垂直沟道区域(CH1)，用于所述第一选择晶体管(ST11)，与所述嵌入式垂直控制栅极的第一面相对地延伸；以及

垂直沟道区域(CH2)，用于所述第二选择晶体管(ST12)，与所述嵌入式垂直控制栅极的第二面相对地、并且与所述第一选择晶体管的所述沟道区域相对地延伸。

5.根据权利要求1或2中的任一项所述的存储器，其特征在于所述配对存储器单元对的所述存储器单元(C21，C22)共用单个选择晶体管(ST3)。