[实用新型]一种高速内置闪存的测试板

说明书

技术领域

本实用新型涉及高速内存测试技术领域，特别涉及一种高速内置闪存的测试板。

背景技术

在针对高速内置闪存的测试过程中，通信需要由测试机向待测试高速内置闪存发送高频信号。而由于测试机需要适用于多种不同芯片的测试，因此测试机的输出端一般采用标配的排线，为此，必须设计一种能够放置待测试的高速内置闪存并且能够使得该高速内置闪存与测试机的输出排线连接起来，以接收测试信号的测试板。

目前的测试板一般采用在PCB板上设置插槽和插座，插槽上的排针一端用于连接上位机的排线，另一端连接至插座，插座上安装待测试的高速内置闪存，从而将上位测试机的测试测试信号传递到待测试的高速内置闪存。然而，在信号的传递过程中，特别是在排线与排针的连接处，由于传输的是高频信号，因此在连接点处会泄露一些电磁信号，而由于排针是许多针脚密集排列在一起的，因此这些泄露出来的信号会互相干扰，导致信号失真严重，影响了测试质量。

实用新型内容

本实用新型的目的在于避免上述现有技术中的不足之处而提供一种能够有效减少排线与排针连接处的信号干扰，提高信号的保真程度的高速内置闪存的测试板。

本实用新型的目的通过以下技术方案实现：

提供了一种高速内置闪存的测试板，包括用于连接上位测试机的测试插槽，所述插槽中具有两排平行的排针，其中一排排针是测试通道排针，所述测试通道排针的测试针脚一端连接上位测试机，另一端连接到测试板上的测试电路，另一排排针是抗干扰排针，所述抗干扰排针的抗干扰针脚的底端接电源地，所述抗干扰排针接收测试通道排针产生的电磁波并传导至电源地。

其中，所述抗干扰排针中一个针脚接电源地，另外的针脚连接该接电源地的针脚。

其中，所述测试电路包括芯片容置座，所述芯片容置座的管脚与所述测试通道排针的测试针脚的底端连接。

其中，所述芯片容置座设置于测试版的中心，所述测试插槽分布于所述芯片容置座的四周。

其中，芯片容置座两侧的测试插槽的通道排针的针脚的排序方向一致，以使得所有从上位测试机连接至所述测试插槽的排线方向一致。

其中，所述测试通道排针和抗干扰排针之间的距离小于测试通道排针中相邻针脚之间的距离。

本实用新型的有益效果：本实用新型将一排排针变为两排排针，而且其中一排作为抗干扰排针，抗干扰排针的抗干扰针脚的底端接电源地，因此抗干扰排针能够有效接收测试通道排针产生的电磁波并传导至电源地，避免了测试通道排针不同针脚之间的信号干扰，提高信号的保真程度的高速内置闪存的测试板。

附图说明

利用附图对本实用新型作进一步说明，但附图中的实施例不构成对本实用新型的任何限制，对于本领域的普通技术人员，在不付出创造性劳动的前提下，还可以根据以下附图获得其它的附图。

图1为本实用新型的测试插槽的结构示意图。

图2为本实用新型一种高速内置闪存的测试板的结构示意图。

在图1至图2中包括有：

1——测试插槽、11——测试通道排针、12——抗干扰排针、13——测试针脚、14——抗干扰针脚、2——、芯片容置座。

具体实施方式

结合以下实施例对本实用新型作进一步描述。

本实用新型一种高速内置闪存的测试板的具体实施方式，如图1和图2所示，包括用于连接上位测试机的测试插槽1，所述插槽中具有两排平行的排针，其中一排排针是测试通道排针11，所述测试通道排针11的测试针脚13一端连接上位测试机，另一端连接到测试板上的测试电路，所述测试电路包括芯片容置座，所述芯片容置座的管脚与所述测试通道排针11的测试针脚13的底端连接，另一排排针是抗干扰排针12，所述抗干扰排针12的抗干扰针脚14的底端接电源地，所述抗干扰排针12接收测试通道排针11产生的电磁波并传导至电源地。

在高频信号的传送过程中，抗干扰排针12能够有效接收测试通道排针11产生的电磁波并传导至电源地，从而避免了测试通道排针11不同针脚之间的信号干扰，提高信号的保真程度的高速内置闪存的测试板。

具体的，所述抗干扰排针12中一个针脚接电源地，另外的针脚连接该接电源地的针脚。以此方便的实现抗干扰排针12的接地连接。

进一步的，所述芯片容置座设置于测试版的中心，所述测试插槽1分布于所述芯片容置座的四周。以便于布线，同时避免测试插槽1与芯片容置座的密集排布导致干扰。