[实用新型]一种用于升压架构的基极电压控制电路

说明书

技术领域

本实用新型涉及一种应用在低电压和高速电路的控制架构，尤其涉及一种用于升压架构的基极电压控制电路。

背景技术

目前，由于不管是NMOS管还是PMOS管，其本身都具有结构性的寄生PN结，例如：PMOS管的基极和源极接同电位时，从其漏极至源极会有一个寄生的PN结；又例如：NMOS管的基极和源极接同电位时，从其源极至漏极会有一个寄生的PN结。因此，在一些充电(charger)或升压(boost)系统中，由于boost架构的天生条件，在通电瞬间(即输入电压Vin开始输入时)，即有电压输出，即，输出电压Vout在系统上电但并未正式启动时无法完全达到零电位，因此在此类系统的应用上需要具有“真正关断”的功能。

例如，在图1所示的异步boost架构中，当输入电压Vin开始不为0，而系统并未启动(即，使能信号ChipEnable＝0V)时，输出电压Vout就会达到一个Vin-diode的电位(其中，diode表示二极管1’的分压)，而无法实现Vout＝0V，即，上电时，无法实现输出电压的真正关断，因此，该架构会造成一些系统的不方便且不能使用。又如，在图2所示的同步boost架构中，PMOS管2’的寄生二极管3’的导通方向也是从电压输入端至电压输出端，因此，当输入电压Vin开始不为0，而系统并未启动时，输出电压Vout同样无法达到零电位。上述情况可由图3的上电时序图清楚表示。

因为，为了解决上述问题，即，使boost架构在上电时的输出为零，现有技术中通常采用的是增设一个PMOS管来达到此效果。例如图4所示，在该同步boost架构的Vout端与Lx端之间增设有一个带有逆向的寄生二极管5’的PMOS管4’，从而使得输出电压Vout在输入电压Vin开始不为0时不会马上有电位。然而，由于整个架构多设了一个PMOS管，而且该PMOS管又位于主要的大电流路径，因此，其晶片尺寸必须很大才能使其导通电阻Rds(on)很小，由此增加了相关的架构开发成本。

实用新型内容

为了解决上述现有技术存在的问题，本实用新型旨在提供一种用于升压架构的基极电压控制电路，以使得升压架构在开始通电时能够实现完全零电位输出，从而达到使其省电高效，并且节省开发成本的目的。

本实用新型所述的一种用于升压架构的基极电压控制电路，所述升压架构包括一功率PMOS管，其具有连接至电压输入端的第一极以及连接至电压输出端的第二极，所述电路包括：

电压比较器，其正输入端与所述功率PMOS管的第一极连接，其负输入端与所述功率PMOS管的第二极连接；

第一电平转换器，其输入端连接至所述电压比较器的输出端，其第一输出端的电平与其输入端的电平一致，其第二输出端的电平与其输入端的电平相反；

第二电平转换器，其输入端连接至所述电压比较器的输出端，其第一输出端的电平与其输入端的电平一致，其第二输出端的电平与其输入端的电平相反；

第一PMOS管，其栅极与所述第一电平转换器的第一输出端连接，其源极连接至所述电压输出端；

第二PMOS管，其栅极和漏极分别与所述第一PMOS管的栅极和漏极连接，其源极接地；

第三PMOS管，其栅极与所述第一电平转换器的第二输出端连接，其漏极连接至所述电压输入端，其源极与所述第二PMOS管的源极相连至所述功率PMOS管的基极；

第四PMOS管，其栅极与所述第二电平转换器的第二输出端连接，其源极与所述第一PMOS管的源极连接；

第五PMOS管，其栅极和漏极分别与所述第四PMOS管的栅极和漏极连接，其源极接地；以及

第六PMOS管，其栅极与所述第二电平转换器的第一输出端连接，其漏极与所述第三PMOS管的漏极连接，其源极与所述第五PMOS管的源极连接。

在上述的用于升压架构的基极电压控制电路中，所述电路还包括串联连接在所述功率PMOS管的第一极与地之间的第一电阻和第二电阻以及串联连接在所述功率PMOS管的第二极与地之间的第三电阻和第四电阻，所述电压比较器的正输入端连接至所述第一电阻和第二电阻之间，其负输入端连接至所述第三电阻和第四电阻之间。

在上述的用于升压架构的基极电压控制电路中，所述电路还包括连接在所述第二PMOS管与地之间的第一电容，以及连接在所述第五PMOS管与地之间的第二电容。