[实用新型]一种无运放低功耗高电源抑制比的带隙基准电路

说明书

技术领域

本实用新型属于集成电路领域，涉及一种无运放低功耗高电源抑制比的带隙基准电路。

背景技术

随着系统集成技术的飞速发展，基准电压源已成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。基准电压源是超大规模集成电路和电子系统的重要组成部分，可广泛应用于高精度比较器、A/D和D/A转换器、随机动态存储器、闪存以及系统集成芯片中。带隙基准是所有基准电压中最受欢迎的一种，其主要作用是在集成电路中提供稳定的参考电压或参考电流，这就要求带隙基准对电源电压的变化和温度的变化不敏感。

如图1所示，为现有技术中的无运放带隙基准电压电路。该电路包括正温度系数电路、负温度系数电路和输出电路。正温度系数电路具体包括两个NPN三极管Q0和Q1，以及电阻R1，其中Q0的集电极和基极连接；负温度系数电路包括NPN三极管Q2和电阻R2。输出电路包括三个PMOS管MP2、MP3和MP4，用于将电流转换为电压输出。其中，三极管Q1与Q0的发射极-基极之间的面积比例为N：1，MP2、MP3和MP4的漏极和栅极之间的电压差为2：2：K。

带隙基准电压VBG的表达式为：VBG＝VBE(Q2)+[ΔVBE/R1]*R2，其中，VBE(Q2)为具有负温度系数的Q2的基射结电压，ΔVBE＝ln(N)*kT/e为Q0和Q1的基射结电压差，该电压差具有正温度系数，T为温度，k＝1.38×10^-23J/K，e＝1.6×10^-19C。

由上述带隙基准电压VBG的表达式可以看出，要想得到想要的VBG，必须对温度系数进行精确调节，而温度系数的调节比较困难，因此，该电路很难实现对带隙基准电压的调节。

实用新型内容

本实用新型的目的是提出一种无运放低功耗高电源抑制比的带隙基准电路，以解决带隙基准电压难以调节的问题。

本实用新型实施例提供了一种无运放低功耗高电源抑制比的带隙基准电路，包括正温度系数电路、负温度系数电路和输出电路，

所述输出电路的三个输出分支分别包括串联的两个PMOS管；

所述基准电路还包括偏置电路，所述偏置电路包括串联的第一偏置PMOS管、第二偏置PMOS管和偏置NMOS管，两个偏置PMOS管与输出电路中的PMOS管并联；第二偏置PMOS管的漏极与所述偏置NMOS管漏极相连；所述偏置NMOS管的栅极与正温度系数电路中第零三极管的集电极连接，所述偏置NMOS管的源极与正温度系数电路中第一三极管的发射极连接；所述第一三极管的集电极和基极相连。

上述电路中，优选的是：

第二偏置PMOS管的漏极与偏置NMOS管的漏极之间连接有分压电阻；

偏置电路与三个输出分支中，各自的第一个PMOS管的栅极相连，且连接至第二偏置PMOS管的漏极；

偏置电路与三个输出分支中，各自的第二个PMOS管的栅极相连，且连接至偏置NMOS管的漏极。

上述电路中，优选的是，还包括：

串联的第一输出电阻和第二输出电阻，并联在所述负温度系数电路的两端，所述第一输出电阻和第二输出电阻的连接点作为电压输出端。

上述电路中，优选的是：

第一输出电阻和/或第二输出电阻，其阻值可调。

上述电路中，优选的是：

所述负温度系数电路包括第二三极管和负温度电阻。

本实用新型实施例的技术方案，为了满足芯片对于低压低功耗需求而进行了改进，对于静态功耗要求较高的芯片有极其重大的意义。该带隙基准电路中，由于不再引入运放，所以也就不会产生失调电压对于带隙(bandgap)输出电压影响的问题。

为了增大该电路对于电源电压的抑制作用，增加了一路偏置电路，可以保证正温度系数电路中，三极管Q0集电极(collector)与Q1的集电极(collector)端保持一致，不会随电源电压的变化使得电路的基准电流有变化，提高了输出电压对于电源变化的抑制能力。

为了降低该电路的功耗，在偏置电路中增加了分压电阻，为该电路中各PMOS管的栅极提供电压，不必设计另外的偏置电路为各PMOS管的栅极提供电压，从而降低了电路的功耗。

为了得到更大范围的带隙基准源的输出，又另外增加了一路输出电阻，可以通过调整输出电阻的阻值得到零温漂温度系数的不同输出电压值，温度系数不随电阻值以及输出电压值的变化而改变。

附图说明

图1为现有带隙基准电路的电路图；