[实用新型]存储器单元和非易失性存储器有效
申请号: | 201520565163.4 | 申请日: | 2015-07-30 |
公开(公告)号: | CN204991153U | 公开(公告)日: | 2016-01-20 |
发明(设计)人: | F·拉罗萨 | 申请(专利权)人: | 意法半导体(鲁塞)公司 |
主分类号: | G11C16/04 | 分类号: | G11C16/04;G11C16/10;H01L27/115 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 法国*** | 国省代码: | 法国;FR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 单元 非易失性存储器 | ||
1.一种非易失性存储器,其特征在于,包括:
位线,
第一类型的第一存储器单元,每个所述第一存储器单元包括单个浮置栅极晶体管,所述第一存储器单元中的每个第一存储器单元的所述浮置栅极晶体管包括电耦合至所述位线中的第一位线的漏极区域,
所述第一类型的第二存储器单元,每个所述第二存储器单元包括单个浮置栅极晶体管,所述第二存储器单元中的每个第二存储器单元的所述浮置栅极晶体管包括电耦合至所述位线中的第二位线的漏极区域,以及
第二类型的存储器单元,每个所述第二类型的存储器单元包括:
第一浮置栅极晶体管,包括浮置栅极和电耦合至所述第一位线的漏极区域,以及
第二浮置栅极晶体管,包括浮置栅极和电耦合至所述第二位线的漏极区域,其中
所述第一浮置栅极晶体管的所述浮置栅极被电耦合至所述第二浮置栅极晶体管的所述浮置栅极,并且
所述第二浮置栅极晶体管包括隧道电介质层和相对于所述第二浮置栅极晶体管的所述浮置栅极在所述隧道电介质层的相对侧上延伸的永久导电区域。
2.根据权利要求1所述的存储器,其特征在于,包括
第一页可擦除或扇区可擦除的第一扇区,包括所述第一类型的存储器单元,以及
字可擦除或位可擦除的第二扇区,包括所述第二类型的存储器单元。
3.根据权利要求1所述的存储器,其中所述第二类型的每个存储器单元的所述第二浮置栅极晶体管的所述导电区域是衬底的掺杂区域。
4.根据权利要求1所述的存储器,其特征在于,
所述第一存储器单元包括选择晶体管,被配置成将所述第一类型的所述第一存储器单元的所述浮置栅极晶体管电耦合至源极线;
所述第二存储器单元包括选择晶体管,被配置成将所述第一类型的所述第二存储器单元的所述浮置栅极晶体管电耦合至所述源极线;并且
每个所述第二类型的存储器单元包括选择晶体管,被配置成将所述第二类型的所述存储器单元的所述第一浮置栅极晶体管电耦合至所述源极线。
5.根据权利要求4所述的存储器,其特征在于,每个选择晶体管包括嵌入在所述衬底中的垂直控制栅极。
6.根据权利要求4所述的存储器,其特征在于,所述第一类型和所述第二类型的所述存储器单元被成对布置,并且每对中的每个所述第二类型的存储器单元的所述选择晶体管与所述对中的所述第一类型的所述存储器单元共享。
7.根据权利要求1所述的存储器,其特征在于,包括擦除电路,被配置成通过将擦除电压施加至所述第二类型的所述存储器单元的第一所选存储器单元的所述第二浮置栅极晶体管耦合至的位线来擦除所述第一所选存储器单元,以便通过所述第一所选存储器单元的所述第二浮置栅极晶体管的所述导电区域从所述第一所选存储器单元的所述第二浮置栅极晶体管的所述浮置栅极中提取电荷。
8.根据权利要求7所述的存储器,其特征在于,包括编程电路,被配置成:
通过将编程电压施加至所述第一类型的所述存储器单元的第二所选存储器单元的所述浮置栅极晶体管耦合至的位线,对所述第二所选存储器单元进行编程,以及
通过将编程电压施加至所述第二类型的第三所选存储器单元的所述第二浮置栅极晶体管耦合至的位线,对所述第三所选存储器单元进行编程。
9.根据权利要求7所述的存储器,其特征在于,包括读取电路,被配置成:
通过所述第一类型的所述存储器单元的第二所选存储器单元的所述浮置栅极晶体管耦合至的位线,读取所述第二所选存储器单元,以及
通过所述第二类型的所述存储器单元的第三所选存储器单元的所述第一浮置栅极晶体管耦合至的位线,读取所述第三所选存储器单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司,未经意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201520565163.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种牢固连接型的预制分支电缆
- 下一篇:一种大颗粒硫酸铵晶体的生产方法