[实用新型]存储器单元和非易失性存储器

说明书

技术领域

本公开涉及非易失性存储器并且特别涉及存储器阵列和在美国申请2013/0228846中所描述的类型的存储器单元结构，该美国申请通过引用整体并入本文。

背景技术

作为提示，图1表示了这种存储器阵列结构MA0并示出了相应的排(rank)“i”和“i-1”的、此处属于该存储器阵列的两个相邻的物理页P_i、P_i-1的上述类型的存储器单元M_i,j、M_i-1,j、M_i,j+1、M_i-1,j+1。存储器单元M_i,j、M_i-1,j、M_i,j+1、M_i-1,j+1是经过位线BL_j、BL_j+1，字线WL_i-1,i和控制栅极线CGL_i、CGL_i-1可读取访问的和可编程访问的。每个存储器单元都包括浮置栅极晶体管，分别是T_i,j、T_i-1,j、T_i,j+1、T_i-1,j+1。晶体管T_i,j、T_i-1,j的漏极端子D被连接至位线BL_j并且晶体管T_i,j+1、T_i-1,j+1的漏极端子被连接至位线BL_j+1。晶体管T_i,j、T_i,j+1的控制栅极CG被连接至控制栅极线CGL_i并且浮置栅极晶体管T_i-1,j、T_i-1,j+1的控制栅极CG被连接至控制栅极线CGL_i-1。

此外，每个浮置栅极晶体管的T_i,j、T_i-1,j、T_i,j+1、T_i-1,j+1具有经过相应的选择晶体管ST耦合至源极线SL的其源极端子。存储器单元M_i,j和M_i-1,j的选择晶体管ST共享相同的控制栅极CSG并且两个存储器单元因此被称为“双胞胎”。类似地，存储器单元M_i,j+1和M_i-1,j+1是双胞胎存储器单元并且它们的选择晶体管ST具有公共控制栅极CSG。每个公共控制栅极优选地是嵌入在接收存储器阵列MA0的衬底中的垂直栅极，源极线SL也是嵌入式线。这些公共控制栅极CSG，或双胞胎存储器单元选择栅极，被连接至字线WL_i-1,i。

这些存储器单元被沟道擦除或编程，即，通过将衬底置于正擦除电压或负编程电压，通过富勒-诺德海姆(FowlerNordheim)效应将电荷从其浮置栅极中提取或将电荷注入至其浮置栅极。

更具体地，存储器单元通过将施加至衬底的正电压与施加至它的浮置栅极晶体管的控制栅极的负电压结合而被擦除，而其双胞胎存储器单元的浮置栅极晶体管的控制栅极接收正的擦除禁止电压防止它被同时擦除(上述申请的图11)。

类似地，存储器单元通过将施加至该存储器单元的位线和衬底的负电压和施加至它的浮置栅极晶体管的控制栅极的正电压结合而被编程，而其双胞胎存储器单元的浮置栅极晶体管的控制栅极接收负的编程禁止电压防止它被同时编程(上述申请的图12)。

最后，存储器单元通过将正电压施加至它的浮置栅极晶体管的控制栅极，以及将正电压施加至对应的位线而被读取，而连接至相同的位线的双胞胎存储器单元在其控制栅极上接收负的读取禁止电压以防止它被同时读取(上述申请的图9)。

这种具有包括嵌入在衬底中的共享的垂直选择栅极的双胞胎存储器单元的存储器阵列提供具有小的占位面积(footprint)的优点。它们使用的沟道擦除方法很好地适合于生产页可擦除存储器阵列，但不那么适用于生产字可擦除存储器阵列。通过将在上述申请的图24中表示的字可擦除存储器阵列与在该申请的图23中表示的页可擦除存储器阵列进行比较，这就显现出来，前者比后者更为复杂。因此，对于成为字可擦除的存储器阵列，每个控制栅极线CGL，不是被连接至页的所有存储器单元，而是将被划分为多个控制栅极线，其中每个字一个控制栅极线。这使得字线和列译码器显著地复杂化，并且将涉及在每个页内提供各种电压开关来控制不同的字的控制栅极线。