[实用新型]超薄IGBT芯片及利用该芯片封装的功率模块

说明书

技术领域

本实用新型属于电子功率器件领域，涉及一种超薄IGBT芯片，同时还涉及了一种利用上述超薄IGBT功率器件封装的功率模块。

背景技术

电子功率器件在生产时，为了减少通态阻抗一般都做成超薄型的，晶圆厚度经过特殊处理只有几十微米，且在满足击穿电压的情况下，晶圆的厚度越薄通态阻抗就会越低，例如现有技术中击穿电压为600V的IGBT芯片的晶圆厚度大约是60微米至80微米。

而晶圆的厚度只有几十微米时，芯片的生产工艺中会引入二氧化硅、氮化硅、多晶硅、金属等多层结构，不同层的物质具有不同压力，导致晶圆发生形变（或上翘或下弯或扭曲），当形变大于一定程度时，例如形变大于3毫米，晶圆将无法继续工艺处理。

此外，现有技术中的IGBT芯片为了提高性能、降低生产成本，通常会将晶圆的直径做大，从3英寸到6英寸，再到12英寸时，晶圆直径越大在相同压力下产生的形变也会越大。而为了防止晶圆形变过大，专利号为20130001766，名称为“半导体芯片生产方法”的美国专利提供了一种方法，能够将厚度为60微米的晶圆的形变控制在1毫米以内，但是这种方法牺牲了晶圆的利用率，即在晶圆的四周一部分晶圆被舍弃不用，导致每个晶圆实际生产的芯片数量下降，单个芯片成本增高。

实用新型内容

为解决现有技术中存在的以上不足，本实用新型提供了一种超薄IGBT芯片，在不增加生产成本的情况下，能够有效控制晶圆的扭曲程度，且不用损失晶圆的面积。

为实现上述目的，本实用新型所采用的技术方案如下：

一种超薄IGBT芯片，它包括：

沟槽，在沟槽内设有多晶硅，在沟槽上设有用于密封多晶硅、具有压缩型表面张力的TEOS层，所述TEOS层上层叠有张力型表面张力层。

作为对本实用新型的限定：所述张力型表面张力层为氮化硅层。

本实用新型还提供了一种利用上述超薄IGBT芯片封装的功率模块，包括超薄IGBT芯片，在超薄IGBT芯片上层叠有钝化层，所述钝化层包括竖向层叠的上下两层，所述下层为层叠于超薄IGBT芯片上方的压缩型氮化硅钝化层，上层为叠层于压缩型氮化硅钝化层的张力型氮化硅钝化层。

由于采用了上述技术方案，本实用新型与现有技术相比，所取得的技术进步在于：

（1）本实用新型的超薄IGBT芯片包括张力型表面张力层，能够抵消具有压缩型表面张力的TEOS层的张力，即实现晶圆零扭曲，令IGBT芯片的生产工艺能够继续进行，同时不会浪费晶圆外围的利用率；

（2）本实用新型利用上述超薄IGBT芯片封装的模块同样采用两层钝化层的方式，即在超薄IGBT芯片上首先层叠压缩型氮化硅钝化层，然后再在压缩型氮化硅钝化层上层叠张力型氮化硅钝化层，结合超薄IGBT芯片自身的张力，能够令最终模块的形变最小，甚至为零扭曲。

综上所述，本实用新型的结构简单、成本低，保证晶圆的形变最小或者不发生形变的同时提高晶圆的利用率。

本实用新型适用于任意超薄IGBT芯片。

附图说明

下面结合附图及具体实施例对本实用新型作更进一步详细说明。

图1为本实用新型实施例1的结构示意图；

图2为本实用新型实施例2的结构示意图。

图中：1—超薄IGBT芯片，11—沟槽，12—多晶硅，13—TEOS层，14—张力型表面张力层，2—钝化层，21—压缩型氮化硅钝化层，22—张力型氮化硅钝化片。

具体实施方式

实施例1超薄IGBT芯片

本实施例提供了一种超薄IGBT芯片1，如图1所示，包括沟槽11，在沟槽11内设有多晶硅12，在沟槽11上设有TEOS层13，所述TEOS层13用于密封多晶硅12，且具有压缩型表面张力，为了抵消TEOS层13的张力，在所述TEOS层13上层叠有张力型表面张力层14，本实施例采用的为具有张力型表面张力的氮化硅层。

本实施例的其他结构没有发生任何改变，与现有技术中的IGBT芯片的结构基本一致。

实施例2利用超薄IGBT芯片封装的功率模块

本实施例提供了一种利用实施例1所述的超薄IGBT芯片1封装的功率模块，如图2所示，包括实施例1中的超薄IGBT芯片1，在超薄IGBT芯片1上层叠有钝化层2，本实施例中钝化层2包括竖向层叠的上下两层，所述下层为层叠于超薄IGBT芯片1上方的压缩型氮化硅钝化层21，上层为叠层于压缩型氮化硅钝化层21的张力型氮化硅钝化层22。

本实施例的上层张力为：