[实用新型]包含掺杂缓冲层和沟道层的半导体结构

说明书

技术领域

本公开涉及电子器件，更特别地，涉及包含具有化合物半导体材料的沟道层的电子器件。

背景技术

电流崩溃是高电子迁移率晶体管(HEMT)、特别是GaN晶体管的问题。解决电流崩溃的尝试可导致其它问题，诸如增加沟道层的表面粗糙度或相对高的导通状态电阻。高表面粗糙度和高片电阻是不希望的。

实用新型内容

根据本实用新型的一个方面，提供一种半导体结构，包括衬底、在衬底上面的高电压阻挡层、在高电压层上面的掺杂缓冲层和在掺杂缓冲层上面并且具有至少650nm的厚度的沟道层，其中，掺杂缓冲层和沟道层包含相同的化合物半导体材料，以及，掺杂缓冲层具有在第一载流子杂质浓度的载流子杂质类型，沟道缓冲层具有在小于第一载流子杂质浓度的第二载流子杂质浓度的载流子杂质类型。

在一个实施例中，高电压阻挡层包含1000nm厚的近侧区域，与高电压阻挡层的任何其它区域相比，掺杂缓冲层更接近所述近侧区域，以及，所述近侧区域具有小于5×10¹⁵原子/cm³的Fe杂质浓度。

在一个实施例中，半导体结构还包括源电极、漏电极和栅电极，其中，晶体管包含沟道层、源电极、漏电极和栅电极。

在一个实施例中，晶体管是高电压、高电子迁移率晶体管。

在一个实施例中，相同的化合物半导体材料是III-V半导体材料。

在一个实施例中，相同的化合物半导体材料是GaN。

在一个实施例中，半导体结构还包括在沟道层上面的势垒层，和在势垒层上面的氮化硅层。

在一个实施例中，载流子杂质是C，并且，第一载流子杂质浓度为至少1×10¹⁹原子/cm³。

在一个实施例中，第二载流子杂质浓度为至多5×10¹⁶原子/cm³。

根据本实用新型的另一个方面，提供一种半导体结构，包括衬底、在衬底上面的高电压阻挡层、在高电压层上面的掺杂缓冲层和在掺杂缓冲层上面的沟道层，其中，掺杂缓冲层和沟道层中的每一个为GaN层，掺杂缓冲层具有在至少1×10¹⁹原子/cm³的第一载流子杂质浓度的载流子杂质类型，沟道缓冲层具有在至多5×10¹⁶原子/cm³的第二载流子杂质浓度的载流子杂质类型，以及，高电压阻挡层、掺杂缓冲层和沟道层中的每一个具有小于5×10¹⁵原子/cm³的Fe杂质浓度。

附图说明

在附图中，实施例作为例子被示出并且不被限制。

图1包括包含衬底、成核层和高电压阻挡层的工件的一部分的截面图的示图。

图2包括形成掺杂缓冲层和沟道层之后的图1的工件的截面图的示图。

图3包括形成势垒层之后的图2的工件的截面图的示图。

图4包括形成大致完整晶体管之后的图3的工件的截面图的示图。

图5包括工件的一部分的截面图的示图，该示图除了晶体管结构是增强模式晶体管以外与图4所示的示图类似。

本领域技术人员理解，附图中的要素被简明示出，并且未必按比例绘制。例如，附图中的要素中的一些的尺寸可相对于其它要素被夸大，以帮助改善本实用新型的实施例的理解。

具体实施方式

提供与附图组合的以下描述，以帮助理解在这里公开的教导。以下的讨论将着眼于教导的特定实现和实施例。提供这种着眼以帮助描述教导，并且不应被解释为限制教导的范围或适用性。但是，可基于在本申请中公开的教导使用其它实施例。

术语“化合物半导体”要表示的意思是包含至少两种不同元素的半导体材料。例子包括SiC、SiGe、GaN、InP、Al_vGa_(1-v)N和CdTe等。III-V半导体材料要表示的意思是包含至少一种三价金属元素和至少一种族15元素的半导体材料。III-N半导体材料要表示的意思是包含至少一种三价金属元素和氮的半导体材料。族13～族15半导体材料要表示的意思是包含至少一种族13元素和至少一种族15元素的半导体材料。