[实用新型]基于FPGA芯片的HDLC协议控制器有效
| 申请号： | 201520867522.1 | 申请日： | 2015-11-02 |
| 公开（公告）号： | CN205092880U | 公开（公告）日： | 2016-03-16 |
| 发明（设计）人： | 岳文开;祁国俊;杨伟;李康乐;李航;刘辉 | 申请（专利权）人： | 日立永济电气设备（西安）有限公司 |
| 主分类号： | H04L29/06 | 分类号： | H04L29/06 |
| 代理公司： | 西安智邦专利商标代理有限公司 61211 | 代理人： | 倪金荣 |
| 地址： | 710018 陕西省*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 fpga 芯片 hdlc 协议 控制器 | ||
1.一种基于FPGA芯片的HDLC协议控制器，其特征在于：所述控制器集成于FPGA芯片上；控制器包括HDLC处理模块、DSP接口模块、双端口RAM；
HDLC处理模块与通讯网络主设备相连，用于接收、处理和发送HDLC帧信息；
DSP接口模块与DSP或者CPU相连，用于转换DSP总线时序与控制器内部读写时序；
双端口RAM分别与HDLC处理模块和DSP接口模块相连，用于接收并暂存通讯网络主设备和DSP间的HDLC帧信息。
2.根据权利要求1所述的基于FPGA芯片的HDLC协议控制器，其特征在于：还包括Flash接口模块；
Flash接口模块分别与HDLC处理模块和Flash相连，用于转换Flash读写时序与HDLC处理模块对Flash的操作时序。
3.根据权利要求1或2所述的基于FPGA芯片的HDLC协议控制器，其特征在于：还包括寄存器模块；
寄存器模块分别与HDLC处理模块和DSP接口模块相连，用于标识HDLC协议控制器与DSP之间触发的事件。
4.根据权利要求3所述的基于FPGA芯片的HDLC协议控制器，其特征在于：所述寄存器模块包括状态寄存器和控制寄存器；状态寄存器用于标识与HDLC协议控制器工作状态有关的事件；控制寄存器用于标识DSP控制HDLC协议控制器的事件。
5.根据权利要求4所述的基于FPGA芯片的HDLC协议控制器，其特征在于：还包括附加数据区；
附加数据区分别与HDLC处理模块和DSP接口模块相连，用于传递DSP和HDLC处理模块之间通信所用到的附加数据。
6.根据权利要求5所述的基于FPGA芯片的HDLC协议控制器，其特征在于：所述附加数据区包括第二寄存器和第二双端口RAM。
7.根据权利要求6所述的基于FPGA芯片的HDLC协议控制器，其特征在于：还包括循环缓存队列；
循环缓存队列与HDLC处理模块相连，用于保存从HDLC处理模块发往通讯网络主设备的实时数据。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日立永济电气设备（西安）有限公司，未经日立永济电气设备（西安）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201520867522.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种新型的手机支架
- 下一篇：基于Arduino技术的智能光纤接入网关
