[实用新型]基于FPGA芯片的HDLC协议控制器

说明书

技术领域

本实用新型涉及一种HDLC(高级数据链路控制)协议控制器，具体涉及一种基于FPGA芯片的HDLC协议控制器。

背景技术

随着城市化进程的加快，城市聚集的社会财富和人口越来越多，由于道路资源的低效率利用以及市区道路的结构性缺陷等原因，使得城市交通问题日益突出。解决城市的交通问题，发展轨道交通则提上了日程，正是在解决长期交通堵塞的有较好的效果，轨道交通得到了较大的发展。

网络通讯是地铁列车正常运行重要的一环，如果网络通讯工作不正常，上位机就无法对列车各设备实时传达命令及对设备状态进行监控，整个列车设备也无法协同工作，因此列车网络通讯的性能必须可靠。

目前列车网络通信总线主要有MVB、CANOPEN、RS-485等，其中RS-485网络主要是以HDLC协议控制为基础实现的。HDLC协议目前是借助于HDLC硬件协议芯片来完成，如摩托罗拉公司的MC92460、Intel的82530等。使用HDLC硬件协议芯片存在灵活性差，片内数据存储器容量有限等缺陷，比如当需要扩大数据缓存的容量时，只能对芯片再外接存储器或其他电路，导致系统规模增大。另外，使用HDLC硬件协议芯片还会增大印刷线路板的面积，不利于设备的小型化，带来成本较高的问题。

发明内容

本实用新型的目的是提供一种基于FPGA(现场可编程门阵列)芯片的HDLC协议控制器，解决了现有的协议控制器需要借助HDLC硬件协议芯片，使用灵活性差、存储容量有限的技术问题，有利于系统规模小型化，降低设备成本。

本实用新型的技术解决方案是：所提供的HDLC协议控制器集成于FPGA芯片上，包括HDLC处理模块、DSP接口模块、双端口RAM；HDLC处理模块与通讯网络主设备相连，用于接收、处理和发送HDLC帧信息；DSP接口模块与DSP或者CPU相连，用于转换DSP总线时序与控制器内部读写时序；双端口RAM分别与HDLC处理模块和DSP接口模块相连，用于接收并暂存通讯网络主设备和DSP间的HDLC帧信息。

上述控制器还包括Flash接口模块；Flash接口模块分别与HDLC处理模块和Flash相连，用于转换Flash读写时序与HDLC处理模块对Flash的操作时序。

上述控制器还包括寄存器模块；寄存器模块分别与HDLC处理模块和DSP接口模块相连，用于标识HDLC协议控制器与DSP之间触发的事件。

上述寄存器模块包括状态寄存器和控制寄存器；状态寄存器用于标识与HDLC协议控制器工作状态有关的事件；控制寄存器用于标识DSP控制HDLC协议控制器的事件。

上述控制器还包括附加数据区；附加数据区分别与HDLC处理模块和DSP接口模块相连，用于传递DSP和HDLC处理模块之间通信所用到的附加数据。

上述附加数据区包括第二寄存器和第二双端口RAM。

上述控制器还包括循环缓存队列；循环缓存队列与HDLC处理模块相连，用于保存从HDLC处理模块发往通讯网络主设备的实时数据。

本实用新型的有益效果：

(1)本实用新型使用FPGA芯片来实现HDLC功能，可以反复进行编程，能够兼顾速度和灵活性，并能多路并行处理，实时性能够预测和仿真；同时还具有设计开发周期短、设计制造成本低、可实时在线检验的优点。

(2)本实用新型首次在列车网络通讯系统中采用FPGA技术设计HDLC协议控制器，采用这种方法实现的多通道高性能HDLC协议控制器，具有体积小、功耗低的优点，而且可以均衡整个系统的负荷，保证网络通讯的可靠性。

附图说明

图1为本实用新型较佳实施例的系统框图；

图2为本实用新型使用时的主从设备连接图；

具体实施方式

图1为本实用新型较佳实施例的系统框图，其中，各模块的主要功能如下：

(1)HDLC处理模块

该模块主要负责从接收到的HDLC帧中提取帧信息字段的内容或者把帧信息封装成HDLC帧格式并发送；

(2)DSP接口模块

该模块负责DSP总线时序与控制器内部RAM和寄存器读写时序的转换。

(3)Flash接口模块

该模块负责Flash读写时序与帧处理模块对Flash操作时序的转换。

(4)双端口RAM(读、写)