[实用新型]集成电路

说明书

技术领域

本实用新型的实施方式和实施例的模式涉及本领域技术人员已 知为缩写“OTP”的一次性可编程类型的非易失性存储器单元，并且 更特别地涉及这些存储器单元的MOS电容器。

背景技术

一次性可编程类型的存储器单元通常包括例如MOS类型的电容 器，在其两个电极之间具有电介质层并且作为抗熔丝而工作，其状态 以不可逆方式修改，例如通过施加高的编程电压至存储器单元而击穿 电介质层，以如此方式使得存储器单元从非导通状态转变为导通状 态，这相当于改变其电阻。

在先进CMOS技术中，通过外延形成晶体管的抬升源极和漏极区 域，晶体管例如平面CMOS晶体管、FinFET晶体管或者制造在绝缘 体上衬底上的晶体管，衬底例如FDSOI(“完全耗尽绝缘体上硅”) 类型的衬底。

绝缘体上硅类型的衬底包括例如由硅或硅合金、诸如硅锗合金制 成的半导体薄膜，位于通常称作缩写“BOX”(“埋设氧化物”)的 埋设绝缘层之上，埋设绝缘层自身位于例如半导体阱的载体衬底之 上。

在FDSOI衬底中，硅薄膜完完全耗尽(半导体材料是本征的)并 且具有几个纳米量级的特别低的厚度。

抬升源极和漏极区域的使用使其能够解决可靠性的问题，诸如晶 体管的热载流子可靠性(HCI：热载流子注入)，以及也能够解决金 属硅化物的机械回弹性的问题。

通常，OTP存储器单元的MOS电容器通过使用类似方法步骤而 与MOS晶体管共同地制造。

然而，这些外延的抬升区域不会对MOS电容器的性能具有任何 影响，关于电介质层的击穿，以及关于读取电压、电容器的泄漏或者 这些电特性的其它方面。

实用新型内容

因此，根据本实用新型的实施方式和实施例的一个模式，提出尤 其是在读取电平下改进与MOS晶体管共同制造的MOS电容器的性 能，其源极和漏极区域的形成包括在同一SOI(特别是FDSOI)衬底 上的半导体材料的外延。

根据一个方面，提出了一种方法，包括一次性可编程类型的至少 一个存储器单元的制造，至少一个存储器单元的制造包括在绝缘体上 硅类型的衬底的半导体薄膜中和/或上制造MOS电容器，制造MOS 电容器包括：

通过对抵靠在半导体薄膜上并且被绝缘横向区域侧接的绝缘栅 极区域的至少部分硅化而形成第一电极区域，以及

通过对半导体薄膜的位于所述绝缘横向区域旁边的区域的硅化 而形成第二电极区域，

之前并未在半导体薄膜的所述区域上进行半导体材料的外延。

因此，直接对半导体薄膜进行硅化的事实允许对在栅极电介质之 下的硅化区域的扩散，因此降低了读取访问电阻并且使其能够施加较 低的读取电压。

也改进了电介质的击穿性能(减小了击穿电压和/或减少了击穿时 间)。

硅化区域是否在电介质层之下接合取决于栅极长度。

此外，当栅极区域完全硅化时获得了更好的效果。

方法可以进一步包括制造至少一个MOS晶体管，至少一个MOS 晶体管的源极和漏极区域的形成包括在半导体薄膜上半导体材料的 外延。在该情形中，所述第二电极区域的形成包括在所述源极和漏极 区域的外延期间由至少一个绝缘层保护所述半导体薄膜的区域。

衬底可以是完全耗尽的绝缘体上硅类型。

根据另一方面，提出了一种集成电路，包括绝缘体上硅类型的衬 底，衬底具有位于埋设的绝缘层上方的半导体薄膜，包括MOS电容 器的一次性可编程类型的至少一个存储器单元，MOS电容器具有：

第一电极区域，包括至少部分地硅化并且由绝缘横向区域侧接的 栅极区域，

电介质层，位于栅极区域和半导体薄膜之间，以及

第二电极区域，包括半导体薄膜的硅化区域，位于所述绝缘横向 区域旁边并且至少部分地在电介质层之下延伸。

有利地，半导体薄膜的所述硅化区域可以完全延伸在所述电介质 层之下。

集成电路可以进一步包括具有抬升源极和漏极区域的至少一个 MOS晶体管。

衬底可以例如是完全耗尽的绝缘体上硅类型。

附图说明

通过审阅实施方式和实施例的完全非限定性模式以及附图将使 得本实用新型的其他优点和特性变得明显，其中：

图1至图11示意性示出了本实用新型的实施方式和实施例的模 式。

具体实施方式