[实用新型]在半导体衬底上的非易失性存储器

说明书

技术领域

本实用新型涉及存储器，并且更特别地涉及双生存储器单元互连结构。

背景技术

图1表示了包括在美国专利申请20130228846中描述的类型的存储器单元M_i，j、 M_i，j+1、M_i-1，j、M_i-1，j+1的存储器平面(plane)结构MA0。排(rank)‘i’的存储器单元M_i，j、M_i，j+1属 于存储器平面的物理页PG_i并被连接到字线WL_i-1，i和栅极控制线CGL_i。排‘i-1’的存储器单 元M_i-1，j、M_i-1，j+1属于存储器平面的排‘i-1’的物理页PG_i-1并被连接到字线WL_i-1，i和栅极控制 线CGL_i-1。排‘j’的存储器单元M_i，j、M_i-1，j可经由位线B_j读写访问，并且排‘j-1’的存储器单元 M_i，j+1、M_i-1，j+1可经由位线B_j+1读写访问。

每个存储器单元包括浮置栅极晶体管(FG)，分别为T_i，j、T_i，j+1、T_i-1，j、T_i-1j+1。晶体 管T_i，j、T_i-1，j的漏极(D)区域被连接到位线B_j并且晶体管T_i，j+1、T_i-1，j+1的漏极端子被连接到 位线B_j+1。晶体管T_i，j、T_i，j+1的控制栅极CG被连接到栅极控制线CGLi并且浮置栅极晶体管 T_i-1，j、T_i-1，j+1的控制栅极CG被连接到栅极控制线CGL_i-1。

每个浮置栅极晶体管具有经由选择晶体管ST连接到源极线的它的源极(S)端子。 存储器单元M_i，j和M_i-1，j的选择晶体管ST具有共用的选择栅极CSG并且两个存储器单元相应 地被称为‘双生’。类似地，存储器单元M_i，j+1和M_i-1，j+1为双生存储器单元并且它们的选择晶 体管ST具有共用的选择栅极CSG。每个选择栅极CGS是掩埋在存储器平面MA0被嵌入其中的 衬底中的竖直栅极，源极线SL同样是被掩埋的。双生存储器单元的这些共用的选择栅极CSG 被连接到字线WL_i-1，i。

这样的存储器单元可以经由沟道被擦除或被编程，即通过将衬底置于正擦除或负 编程电压，通过Fowler-Nordheim效应引起从它们的浮置栅极提取电荷或向它们的浮置栅 极注入电荷。更具体地，擦除存储器单元通过将施加到衬底的正电压与施加到其浮置栅极 晶体管的控制栅极的负电压组合来实施，而双生存储器单元的浮置栅极晶体管的控制栅极 接收正擦除抑制电压用于阻止其被同时擦除。类似地，对存储器单元编程可以通过将施加 到有关位线和衬底的负电压与施加到它的浮置栅极晶体管的控制栅极的正电压组合来执 行，而双生存储器单元的浮置栅极晶体管的控制栅极接收负编程抑制电压用于阻止其被同 时编程。也可以通过热电子注入，通过引起电流在位线中流动来对存储器单元进行编程。

最后，存储器单元通过向它的浮置栅极晶体管的控制栅极CG施加正电压并且向对 应的位线施加正电压来被读取，而被连接到相同位线的双生存储器单元在它的控制栅极上 接收负读取抑制电压，用于阻止其被同时读取(前述申请的图9)。

因此，该包括了双生存储器单元的常规存储器平面结构需要提供能够将正读取电 压施加到需要被读取的存储器单元的同时将负电压读取抑制电压施加到它的双生存储器 单元的字线解码器。

实用新型内容

可以希望对该存储器平面结构和双生存储器单元做出改进，使得其可以在不将负 读取抑制电压施加到双生存储器单元的情况下读取存储器单元。