[实用新型]延迟装置

说明书

技术领域

本实用新型涉及延迟装置，特别涉及一种具有多个电流源的延迟装置。

背景技术

随着科技的进步，芯片的复杂度及频率信号的频率均快速地增加。然而， 当芯片内部信号无法与外部信号取得同步时，芯片可能无法正常运作。为解 决此问题，已知做法是利用延迟锁相回路(DelayLockedLoop；DLL)或是锁相 回路(PhaseLockedLoop；PLL)，用以达到信号的同步。由于延迟锁相回路的 设计较为容易，并且具有较高的稳定性，因此，延迟锁相回路较常被使用。

延迟锁相回路利用一数字方式或是一模拟方式控制一延迟线(delayline) 上的所有延迟单元的延迟时间。然而，对于数字方式而言，延迟单元的锁定 速度较慢，并且具有较大抖动量(jitter)。

实用新型内容

有鉴于此，本实用新型的目的在于快速地启动延迟单元，并使延迟单元 具有较高的电源抑制比(powersupplyrejectionratio；PSRR)。本实用新型的另 一目的是改善延迟单元因工艺、电压、温度(Process，Voltage，Temperature； PVT)所造成的相位偏移。

为达上述目的，本实用新型提出一种延迟装置，包括一第一延迟单元、 一第一电流源、一第二电流源、一第二延迟单元、一第三电流源以及一第四 电流源。第一延迟单元延迟一输入信号，用以产生一延迟信号。第一电流源 串联第一延迟单元，并接收一第一操作电压。第二电流源串联第一延迟单元， 并接收一第二操作电压。第二延迟单元耦接第一延迟单元，用以延迟延迟信 号，并产生一输出信号。第三电流源串联第二延迟单元，并接收第一操作电 压。第四电流源串联第二延迟单元，并接收第二操作电压。

为让本实用新型的特征和优点能更明显易懂，下文特举出优选实施例， 并配合附图，作详细说明如下：

附图说明

图1、图3为本实用新型的延迟装置的示意图。

图2为本实用新型的延迟单元与电流镜的可能实施例。

图4为本实用新型的电压产生器的示意图。

具体实施方式

图1为本实用新型的延迟装置的示意图。延迟装置100延迟一输入信号 S_IN，用以产生一延迟信号S_OUT。在本实施例中，延迟装置100包括延迟单元 DL₁～DL_N、电流源CA₁～CA_N以及CB₁～CB_N。延迟单元DL₁～DL_N彼此串联。 在一个实施例中，延迟单元DL₁～DL_N均为反相器，但并非用以限制本实用新 型。在其它实施例中，只要具有延迟效能的电路，均可作为延迟单元DL₁～DL_N。

每一延迟单元接收并延迟前一级的延迟单元的输出信号，并将延迟结果 提供给下一级的延迟单元。举例而言，延迟单元DL₂接收并延迟延迟单元DL₁所产生的一延迟信号S_D1，用以产生一延迟信号S_D2，并提供延迟信号S_D2给 延迟单元DL₃(未显示)。在本实施例中，第一级的延迟单元DL₁接收并延迟输 入信号S_IN，用以产生延迟信号S_D1。