[实用新型]双时钟测试电路有效
| 申请号： | 201521020482.3 | 申请日： | 2015-12-09 |
| 公开（公告）号： | CN205193232U | 公开（公告）日： | 2016-04-27 |
| 发明（设计）人： | 庄楠键;孙轶群 | 申请（专利权）人： | 深圳市盛德金科技有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 北京律和信知识产权代理事务所(普通合伙) 11446 | 代理人： | 刘国伟;武玉琴 |
| 地址： | 518057 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 时钟 测试 电路 | ||
1.一种双时钟测试电路，包括主时钟产生电路以及激励产生及比较电路， 其特征在于，还包括第一主时钟分频电路、第二主时钟分频电路；
所述主时钟产生电路分别与第一主时钟分频电路以及第二主时钟分频电路 电路连接，所述第一主时钟分频电路与激励产生及比较电路电路连接；使用时， 激励产生及比较电路与被测试装置中的工作电路电路连接，所述第二主时钟分 频电路与被测试装置中的控制时钟分频电路电路连接。
2.如权利要求1所述的双时钟测试电路，其特征在于，所述激励产生及比 较电路由激励产生电路以及信号监测电路组成；
所述第一主时钟分频电路分别与激励产生电路以及信号监测电路电路连 接。
3.如权利要求1或2中任一所述的双时钟测试电路，其特征在于，所述第 一主时钟分频电路以及第二主时钟分频电路是可调分频电路。
4.如权利要求3所述的双时钟测试电路，其特征在于，所述第一主时钟分 频电路、第二主时钟分频电路以及被测试装置中的控制时钟分频电路之间满足 如下条件，
Fd1/Fd2＝(Fd1/DUTFd)*N
其中，“Fd1”表示第一主时钟分频电路的分频系数，“Fd1”表示第二主时 钟分频电路的分频系数，“DUTFd”表示被测试装置中的控制时钟分频电路的分 频系数，“N”表示时钟周期个数。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市盛德金科技有限公司，未经深圳市盛德金科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201521020482.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：低压多功能特性检测的试验装置
- 下一篇：直流电缆绝缘检测系统
