[实用新型]一种可校正IQ失配的混频器电路

权利要求书

1.一种可校正IQ失配的混频器电路，其特征在于所述混频器电路包括：

I路信号通道上的第一级混频器电路，Q路信号通道上的第二级混频器电路，以及分别给 第一级混频器电路与第二级混频器电路提供直流偏置的偏置电路。

2.如权利要求1所述的可校正IQ失配的混频器电路，其特征在于

所述第一级混频器电路，射频输入信号高电平为V_RFIP,射频输入信号低电平为V_RFIN；本振 输入信号高电平为V_LOIP,本振输入信号低电平为V_LOIN；直流偏置输入信号为V_BI；中频输出信号 高电平为V_IFIP,中频输出信号低电平为V_IFIN；

所述第二级混频器电路，射频输入信号高电平为V_RFIP,射频输入信号低电平为V_RFIN；本振 输入信号高电平为V_LOQP,本振输入信号低电平为V_LOQN；直流偏置输入信号为V_BQ；中频输出信号 高电平为V_IFQP,中频输出信号低电平为V_IFQN；

所述的第一级混频器电路和第二级混频器电路，高电平输入电容CP的两端分别与射频输 入信号高电平V_RFIP和第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6的漏端 相连，低电平输入电容CN的两端分别与射频输入信号低电平V_RFIN和第三晶体管M3、第四晶体 管M4、第七晶体管M7、第八晶体管M8的漏端相连；第一级混频器电路本振输入信号高电平 V_LOIP通过第一电容C1和第一电阻R1组成的耦合电路与第一晶体管M1、第四晶体管M4的栅极 相连，第一级混频器电路本振输入信号低电平V_LOIN通过第二电容C2和第二电阻R2组成的耦合 电路与第二晶体管M2、第三晶体管M3的栅极相连；第二级混频器电路本振输入信号高电平V_LOQP通过第三电容C3和第三电阻R3组成的耦合电路与第五晶体管M5、第八晶体管M8的栅极相连， 第二级混频器电路本振输入信号低电平V_LOQN通过第四电容C4和第四电阻R4组成的耦合电路与 第六晶体管M6、第七晶体管M7的栅极相连；第一级混频器电路中频输出信号高电平V_IFIP与第 一晶体管M1、第三晶体管M3的源端相连，第一级混频器电路中频输出信号低电平V_IFIN与第二 晶体管M2、第四晶体管M4的源端相连；第二级混频器电路中频输出信号高电平V_IFQP与第五 晶体管M5、第七晶体管M7的源端相连，第二级混频器电路中频输出信号低电平V_IFQN与第六晶 体管M6、第八晶体管M8的源端相连。

3.如权利要求2所述的可校正IQ失配的混频器电路，其特征在于分别给第一级混频器电 路与第二级混频器电路提供直流偏置的偏置电路为：电流源IBI与电阻RBI产生的参考电压 V_BI<5>，分别通过开关SWHI<1-4>连接至V_BI<1-4>，参考地通过开关SWLI<1-4>连接至V_BI<1-4>；电流 源IBQ与电阻RBQ产生的参考电压V_BQ<5>，分别通过开关SWHQ<1-4>连接至V_BQ<1-4>，参考地通过 开关SWLQ<1-4>连接至V_BQ<1-4>；直流偏置电压V_BI<1-4>、V_BQ<1-4>在参考电压V_BI<5>、V_BQ<5>与参考地之 间切换，实现开关的选通功能；通过控制IQ两路开关的选通，实现混频器IQ失配的校正。