[发明专利]嵌入迹线

说明书

印刷电路板包含层压基板，层压基板包含催化性芯材。所述催化性芯材在表面未被烧蚀的情况下可以抗金属电镀。金属迹线在层压基板内的迹线通道内形成。所述迹线通道在催化性材料表层向下延伸。

背景技术

相关专利申请的交叉引用：

本申请涉及并要求2014年6月5号提交的名为《嵌入迹线》美国专利申请第14/297,516号的利益和优先权，该《嵌入迹线》是2014年5月19日申请的美国专利申请14/281,631号题为《嵌入迹线》的部分继续，整体在此通过参照的方式引入。

发明内容

在典型的印刷电路板(PCB)制作工艺中，可以在印刷电路板的两侧使用覆铜箔层压板。

在印刷电路板的两侧涂覆感光抗蚀剂并将其曝光和显影以产生电路。然后使用铜化学蚀刻溶液去除电路之间的不需要的铜。然后使用化学方法去除抗蚀剂。对于多层结构，玻璃增强的未完全固化的树脂预浸料可以放置在成品芯的两侧，并在热、真空和压力下使用印刷电路板两侧的铜箔进行层压。可以使用诸如钻孔或激光等机械手段来形成孔，以制作盲孔将外层和内层互连。没有用合成树脂浸渍过的预浸料可以用合成树脂加强。

附图说明

图1显示了根据一种实施方式制成并具有嵌入迹线的印刷电路板结构的简化图。

图2显示了根据一种实施方式制作具有嵌入迹线的印刷电路板的简化流程图。

图3、图4、图5、图6、图7、图8、图9和图10显示了根据一种实施方式制作具有嵌入迹线的印刷电路板的简化流程图。

具体实施方式

在印刷电路板(PCB)的制作中，迹线在层压板表面上方0.5-2.5密耳处形成，如果PCB是双层板，存在在预浸料层压期间或在焊料掩模施加期间空隙可能被夹在迹线之间的可能性。此外，信号完整性和导体阻抗是影响迹线之间电介质间隔的因素。当PCB迹线在层压板表面上方形成时，印刷电路板迹线上方的电介质空间将根据板的长度和宽度的不同而发生变化。这使得难以精确地控制PCB迹线的阻抗。此外，当PCB迹线在层压板表面上方形成并且迹线宽度和间隔小于1密耳时，精细迹线未能恰当地粘附到层压板表面可能导致制造产率低和可靠性问题。例如，当在层压表面上形成迹线时，由于光刻和化学铜蚀刻的限制导致的不准确性，迹线的几何结构可能由于迹线的长度不同而发生变化。迹线的不同几何结构可能导致信号传播和迹线阻抗较差的问题。

为了解决由于印刷电路板迹线在层压板表面以上形成而产生的上述问题，印刷电路板迹线被嵌入到层压基板中，使其不会延伸至层压板表面以上。图1对此进行了阐明。在图1中，印刷电路板迹线12被嵌入在由催化性芯材10组成的层压基板中，催化性芯材10上覆盖了一层非催化性材料21。例如，非催化性材料21是一层薄的非催化性粘着剂或电介质层。例如，非催化性材料21可以由一个焊接掩模或其他类型的紫外线固化材料构成。该类紫外线固化材料可以暴露于紫外线中以便对其进行一个完全的加工处理，紧接着通过它形成迹线通道。或者，可以暴露紫外线固化并对其进行加工，以形成迹线通道，然后用激光将迹线通道切成最终的表面。下一层13可以是双层印刷电路板的焊接掩模，或者是一个印刷电路板的预浸料叠层，包括两层以上或非玻璃性强化催化性粘着剂。

印刷电路板迹线12在有着一定深度的迹线通道中形成，深度在0.25至2.5密耳之间。这些迹线通道在催化性芯材10的表面被烧蚀。由于印刷电路板迹线的几何结构受到了迹线通道形成过程的控制，因此嵌入印刷电路板迹线12具有更好的电气性能。同样地，在催化性芯材10中嵌入印刷电路板迹线12可以解决迹线极细时出现的粘结问题，例如，迹线厚度或迹线之间的空间少于1密耳。印刷电路板迹线被嵌入时，其三面受到层压板表面的约束。