[发明专利]测量方法、电极、再生方法、等离子体蚀刻装置和显示方法

说明书

提供了一种可以高精度地测量等离子体蚀刻装置用电极上设置的气体导入孔的测量方法以及具有高精度气体导入孔的电极。本发明的等离子体蚀刻装置用电极上设置的气体导入孔的测量方法，用于测量沿厚度方向贯穿等离子体蚀刻装置用电极中的基材而设置的气体导入孔，包括：使光从基材的一面侧朝向气体导入孔进行照射；获得通过气体导入孔而透过基材的另一面侧的光的二维图像；以及基于二维图像，测量气体导入孔的直径、内壁面的粗糙度和垂直程度中的至少一个。

技术领域

本发明涉及等离子体蚀刻装置用电极上设置的气体导入孔的测量方法、电极、电极的再生方法、再生电极、等离子体蚀刻装置、气体导入孔的状态分布图及其显示方法。

背景技术

等离子体蚀刻装置在真空腔室内产生等离子体并且对半导体晶片等的对象物进行蚀刻。真空腔室内设置承载对象物的承载台和与该承载台对向配置的上部电极。承载台上设有下部电极。而且，上部电极上设有将气体导入真空腔室内的孔(气体导入孔)。处理对象物时，从该孔向真空腔室内导入气体，在下部电极和上部电极之间施加高频电压，产生等离子体，来进行对象物的蚀刻。

使用该装置的低温等离子体的半导体元件的蚀刻微细加工也被称为干蚀刻。干蚀刻是半导体元件的处理。干蚀刻将光刻后硬化的被蚀刻膜上的光刻胶作为掩膜，通过反应气体的等离子体在硅/绝缘物膜(例如，SiO2、PSG、BPSG)/金属膜(例如，AL、W、Cu)等上形成沟或孔的图案。据此，按照光刻装置形成的图案，进行正确的微细化加工。

在进行干蚀刻时，根据真空腔室内的被蚀刻的膜来导入蚀刻气体，施加高频，并且产生等离子体。根据通过离子碰撞来削去抗蚀剂(掩模材料)未覆盖区域的反应离子蚀刻(RIE：Reactive Ion Etching)的工艺，来进行干蚀刻。

通过使等离子体放电生成的离子与硅晶片上的被蚀刻膜进行表面化学反应，并且将该生成物真空排出，来进行干蚀刻。该处理后，抗蚀剂的有机物通过灰化工艺进行燃烧。如果微细图案的尺寸与被蚀刻膜的厚度接近，则采用RIE。

目前的半导体元件的形成中该干蚀刻是主流。特别是，在使用300mm(毫米)尺寸的硅晶片的半导体元件的超微细加工中，集成度很高，线宽(Line)和线间(Space)的间距很严格。因此，进一步要求提高根据干蚀刻的加工特性、成品率和生产率。

CMOS半导体元件的设计规则倾向于栅极长度从14nm(纳米)发展至9nm，并且蚀刻的线宽和线间也同样变得严格。在这种半导体元件的制造中，不仅图案的尺寸精度，还需要克服图案的腐蚀、发尘、充电所引起的损坏、随时间变化等问题。进一步，通过可与晶片的大口径化对应的反应气体的导入，期待控制所产生的等离子体的技术。

在干蚀刻中，加工精度、图案形状、蚀刻选择比、晶片面内加工均一性、蚀刻速度等为重要因素。例如，为了因干蚀刻形成的图案加工截面垂直，称为侧壁保护膜的沉积膜不应过厚。而且，如果侧壁保护膜的膜厚存在偏差，则成为尺寸变化的原因。因此，不需要侧壁保护膜的理想低温蚀刻的技术是重要的。而且，图案底部的不充分的侧壁保护膜形成、移动表面的粒子、表面温度、底部的气体流动等也需要考虑。

而且，关于蚀刻的均一性，反应气体的流动、等离子体的均一性、偏置的均一性、温度的均一性、反应生成物再附着的均一性等各种条件的均一性是必须的。特别是对于大口径(例如，300mm的尺寸)的晶片，反应生成物再附着的均一性对蚀刻处理的均一性影响很大。

为了降低等离子体蚀刻装置和蚀刻处理的成本，需要高效的等离子体处理、连续处理、部件长寿命产生的运行成本降低等。为了高效的等离子体处理技术或者高生产能力，怎样实现不良加工发生的减少、适应时间的减少、高运转率(低故障率)、维护频率的减少等成为问题。尤其是，等离子体蚀刻装置的上部电极是蚀刻处理时被消耗的部件。因此，对蚀刻处理同时变化的上部电极的状态、气体导入孔的状态、未使用时的电极状态和使用前后的状态进行非破坏的监测技术在解决干蚀刻的各种问题时非常重要。