[发明专利]具有动态VIO移位保护的双比较器电路

说明书

在描述的实例中，双比较器电路(100)包含：提供第一决定输出(112)的主比较器(110)，所述主比较器(110)包含主MOS差分对(111)；以及提供第二决定输出的辅助比较器(120)，所述辅助比较器(120)包含辅助MOS差分对(121)。所述辅助比较器接收差分输入电压(Vin)，且产生耦合至所述主比较器的启用输入的控制信号。当|Vin|<预定电压电平时实施第一操作模式OM，其中所述控制信号启动所述主比较器。当|Vin|≥PVL时实施第二OM，其中通过开关(116)防止所述主差分对产生暂态输入失调电压VIO偏移。逻辑电路(150)具有接收所述第一决定输出及所述第二决定输出的逻辑输入(151、152)，以及在所述第一OM中时使用所述第一决定输出而在所述第二OM中时使用所述第二决定输出提供所述双比较器电路的决定结果的逻辑输出(154)。

技术领域

本发明涉及金属氧化物半导体(MOS)差分对，及包含一或多个MOS差分对的比较器，以及来自所述比较器的电路和装置。

背景技术

模拟电压比较器(比较器)广泛用于构建包含MOS晶体管的差分对的具有输入级的电子电路中的方块，其被设计成彼此紧密配合。例如，比较器为用于无线及超大规模集成(VLSI)系统、模拟/混合IC、模/数转换器(ADC's)及数/模转换器(DAC's)的基本模/数接口元件。

比较器可为将一个输入上的信号电压(V_IN)与其另一输入上的参考电压(接地)进行比较的开环装置，其在信号电平中的一个大于另一个时产生为逻辑1或0的数字输出。比较器的外部引脚包含具有非反相输入(+)、反相输入(-)的差分对，且比较器通常还包含输出引脚。在一些应用中，比较器为被配置成施密特触发器的闭环装置，其为具有通过将正反馈应用于比较器的非反相输入来实施的滞后作用的比较器电路。

在诸如针对ADC的多种应用的操作期间，比较器经历可包含大输入电压(V_IN)电平信号的动态信号。在常规MOS比较器中，MOS晶体管的输入差分对的临限电压(Vt)限制了比较器的输入电压范围。如果差分对包含NMOS晶体管，那么输入电压范围的下限为NMOS晶体管的临限电压(Vt)。如果差分对使用PMOS晶体管，那么输入电压范围的上限为VDD减去PMOS晶体管的Vt。

发明内容

在描述的实例中，具有动态VIO移位保护的双比较器电路包含：提供第一决定输出(“outmain”)的第一比较器(“主比较器”)，所述主比较器包含主MOS差分对；以及提供第二决定输出(“outaux”)的包含辅助MOS差分对的第二比较器(“辅助比较器”)。至少所述辅助比较器接收差分输入电压(Vin)且产生耦合至主比较器的启用输入的控制信号(“useaux”)。逻辑电路具有接收outaux及outmain的逻辑输入，以及提供双比较器电路的决定结果的逻辑输出。

当|Vin|<预定电压电平(PVL)时实施第一操作模式(OM)，其中useaux启动主比较器，主比较器接收Vin，且主比较器提供双比较器电路的决定结果。当|Vin|≥PVL时实施第二OM，其中通过至少一个开关防止主MOS差分对产生暂态VIO偏移(“受VIO移位保护”)，且辅助比较器提供双比较器电路的决定结果。

附图说明

图1A为根据实例实施例的包含与逻辑电路一起均接收Vin的主比较器及辅助比较器的提供VIO移位保护的实例双比较器电路的高级描绘，其中辅助比较器电路被配置成感测|Vin|≥PVL且作为回应将useaux信号发送至主比较器使得VIO移位保护主比较器及因此来自VIO移位的双比较器电路。

图1B为根据实例实施例的包含针对图1A的逻辑电路的特别实现的图1A的实例双比较器电路的高级描绘。