[发明专利]静电保护器件和静电保护电路

说明书

静电保护器件包括绝缘体和半导体层。所述半导体层包括器件形成区和器件分离区。所述器件形成区包括依次布置的初级第一导电型杂质扩散层、本体区、次级第一导电型杂质扩散层和第二导电型区域。所述第二导电型区域包括与所述本体区电分离的第二导电杂质扩散层。所述器件分离区包括围绕所述器件形成区的器件分离层。此外，栅极电极被设置在所述半导体层中的所述本体区上，所述栅极电极与所述本体区之间插入有绝缘膜。

技术领域

本发明涉及用于保护电路避免产生静电放电现象的静电保护电路，以及用于静电保护电路的静电保护器件。

背景技术

一般而言，半导体集成电路易受到静电放电的影响，且因此可能易于损坏。静电放电的一个典型产生源例如是人体，人体中累积有2000V 以上的静电。因此，当人在针对静电不采取任何保护措施的情况下处理安装有半导体集成电路的IC封装时，存在发生急剧的静电放电的可能性，这可能会造成组成半导体集成电路的各电路和各器件的物理损坏。

作为用于保护半导体集成电路免受这样的静电放电的影响的方法，通常是通过插入二极管作为静电保护器件来形成电阻式路径以从作为被保护电路的半导体集成电路分流出到电极焊盘的路径。使用这种方法，能够防止静电放电到达被保护电路。

另一方面，近年来，随着移动信息通信终端等中的更高速的无线通信，处理高频RF信号的器件变得越来越重要。伴随着小型化，SOI(绝缘体上硅)技术和SOS(蓝宝石上硅)技术已经是更高速器件不可缺少的技术。根据SOI技术和SOS技术，除了进行面内方向的器件分离以外，也进行深度方向的绝缘分离，从而减小由于结面积(junction area)的缩小而造成的寄生电容。因此，能够实现RF特性的增强，例如操作的高速化、谐波畸变的降低和表示高频信号传输泄漏的隔离特性的增强。

伴随着器件的特性增强，静电保护器件对RF特性的影响也变得重要。考虑这样的情况：二极管作为静电保护器件例如被插入在RF信号线与参考电位线之间，以保护要被连接至输入/输出端子的处理RF信号的内部电路免受静电放电的影响。在这种情况下，需要作为静电保护器件的二极管具有如下的结面积：在确保抗静电性方面，由该结面积获得相当大的静电放电能力。另一方面，与二极管具有的结面积成比例的寄生电容不利地影响例如谐波畸变和隔离特性等RF特性。因此，难以既实现抗静电性又实现RF特性，这是因为确保静电放电能力和寄生电容减小是互相矛盾的。

为了既实现抗静电性又实现RF特性，例如，已经提出了PTL 1中公开的半导体集成电路和PTL 2中公开的静电放电保护器件。

引用列表

专利文献

PTL 1：公开号为2007-288210的日本待审专利申请

PTL 2：公开号为2010-532566的日本待审专利申请(PCT申请的日语翻译公开)

发明内容

然而，根据PTL 1，难以既实现保护被保护电路(尤其是在高频区域内)的能力又实现RF特性。此外，根据PTL 2，因为控制栅极电极的电位的控制电路被单独设置，所以难以实现小型化和简单化，而且，流至静电保护二极管的泄漏电流的发生也是一个问题。

因此，期望提供在抗静电性和RF特性方面均优越的并且在保护被保护电路方面具有高能力的静电保护电路，以及用于所述静电保护电路的静电保护器件。

根据本发明实施例的静电保护器件包括绝缘体和形成在所述绝缘体上的半导体层。所述半导体层包括：器件形成区，在所述器件形成区中，依次布置有初级第一导电型杂质扩散层、本体区、次级第一导电型杂质扩散层和第二导电型区域，所述第二导电型区域包括与所述本体区电分离的第二导电型杂质扩散层；和器件分离区，所述器件分离区包括围绕所述器件形成区的器件分离层。此外，栅极电极被设置在所述半导体层中的本体区上，所述栅极电极与所述本体区之间插入有绝缘膜。