[发明专利]具有自对准背侧特征的半导体器件

说明书

提供了涉及绝缘体上半导体工艺上的自对准特征的各种方法和器件。一种示例性方法包括在绝缘体上半导体晶片上形成栅极。该绝缘体上半导体晶片包括器件区、埋藏绝缘体和基板。该示例性方法进一步包括使用该栅极作为掩模向该绝缘体上半导体晶片应用处理。该处理在该埋藏绝缘体中创建了经处理的绝缘体区。该示例性方法还包括移除基板的至少一部分。该示例性方法还包括，在移除基板的该部分之后，从该埋藏绝缘体选择性地移除经处理的绝缘体区以形成剩余的绝缘体区。

相关申请

本申请要求2014年8月6日提交且题为“SEMICONDUCTOR DEVICE WITH SELF-ALIGNED BACK SIDE FEATURES(具有自对准背侧特征的半导体器件)”的美国非临时专利申请No.14/453,595的优先权，该专利申请由此出于所有目的通过引用纳入于此。

发明背景

以不断减小的几何尺寸以及以更低的成本来生产半导体器件在长久以来被认为是对于数字化时代的广泛益处的关键贡献因素之一。半导体器件的成本很大程度上取决于基板的大小、随着基板被处理而消耗的材料的成本，以及取决于可分派给每个部分的资本开销量。成本的前两个贡献因素可以通过减小器件的大小，以及通过使用现成可用的材料来减小。资本开销成本可以通过使用现成可用的制造装备，以及通过发展消除对于更多外来装备的需求以及减少建造每个器件所花费的时间的处理技术来减小。这些处理技术有时与提供如何制作器件的证据的不同制造特征相关联。

自对准栅极是指示可以参照图1来描述的特定处理技术的制造特征。半导体晶片100包括被栅极102覆盖的基板101。如所解说的，栅极102包括光掩模103、栅电极104和栅极绝缘体105。在该工艺中的该点，光掩模103被用来创建栅极堆叠。换言之，栅电极104和栅极绝缘体105先前具有附加部分，使得它们跨基板101的表面横向延伸。光掩模103随后被用来遮蔽栅极堆叠，而那些附加的部分被移除。一旦栅极102形成，光掩模103就可以在另一处理步骤中投入使用。如图1中所解说的，栅极102可以用作遮蔽沟道107的掩模，而晶片100暴露于掺杂剂108的扩散。结果是，光掩模103不仅可以被用来形成栅极堆叠，也可以被用来创建晶体管109的源极区和漏极区。因此，对于栅极堆叠102和源极区与漏极区109的创建不要求不同的掩模。

除了减少所要求的处理步骤的数目之外，自对齐栅极工艺产生的附加益处在于，与根据特定替换性处理方法体系形成的器件相比，结果所得的器件具有优越的特性。晶体管的性能受到晶体管的栅极、沟道、源极和漏极区的相互依赖的直接影响。具体而言，严格控制源极-沟道结和漏极-沟道结相对于晶体管的栅极的位置是重要的。由于在自对准栅极工艺中同一掩模被用来形成栅极堆栈和源极与漏极区二者，所以消除了由于两个不同掩模未对准而造成的误差。自对准栅极工艺因此提供了更为成本有效的且功能优越的器件。

发明概述

在一个实施例中，一种方法包括在绝缘体上半导体晶片上形成栅极。该绝缘体上半导体晶片包括器件区、埋藏绝缘体和基板。该方法还包括使用该栅极作为掩模向该绝缘体上半导体晶片应用处理。该处理在该埋藏绝缘体中创建了经处理的绝缘体区。该方法还包括移除基板的至少一部分。该方法还包括，在移除基板的该部分之后，从该埋藏绝缘体选择性地移除经处理的绝缘体区以形成剩余的绝缘体区。

在另一个实施例中，一种方法包括在绝缘体上半导体晶片上形成栅极。该绝缘体上半导体晶片包括器件区、埋藏绝缘体和基板。该示例性方法进一步包括使用该栅极作为掩模向该绝缘体上半导体晶片应用处理。该处理在该埋藏绝缘体中创建了经处理的绝缘体区。该示例性方法还包括移除基板的至少一部分。该示例性方法还包括，在移除基板的该部分之后，从该埋藏绝缘体选择性地移除经处理的绝缘体区以形成剩余的绝缘体区。