[发明专利]用于具有经级联RESURF植入部及双缓冲器的LDMOS装置的方法及设备

权利要求书

1.一种LDMOS装置，其包括：

至少一个漂移区域，其安置于半导体衬底的一部分中且被掺杂成第一导电性类型；

至少一个隔离结构，其位于所述半导体衬底的表面处且定位于所述至少一个漂移区域的一部分内；

D阱区域，其位于所述半导体衬底的另一部分中，被掺杂成第二导电性类型且邻近所述至少一个漂移区域的一部分而定位，且所述漂移区域与所述D阱区域的相交点形成所述第一导电性类型与所述第二导电性类型之间的结；

栅极结构，其安置于所述半导体衬底的表面上且上覆于沟道区域及所述隔离结构的一部分上，所述栅极结构包含位于所述沟道区域上方的栅极电介质层及上覆于所述栅极电介质上的栅极导体材料；

源极触点区域，其安置于所述D阱区域的表面上且邻近所述沟道区域的一侧，所述源极触点区域被掺杂成所述第一导电性类型；

漏极触点区域，其安置于所述漂移区域的表面上的浅扩散阱中并邻近所述隔离结构且通过所述隔离结构与所述沟道区域间隔开，所述漏极触点及所述浅扩散阱被掺杂成所述第一导电性类型；及

双缓冲器区域，其包含：第一隐埋式层，其位于所述D阱区域及所述漂移区域下面且被掺杂成所述第二导电性类型；及第二高电压深扩散层，其位于所述第一隐埋式层下面且被掺杂成所述第一导电性类型，及

位于所述D阱区域中的所述第二导电性类型的第一p型扩散区域，所述第一p型扩散区域邻近所述第一隐埋式层，形成深下部主体扩散部；及位于所述D阱区域中的所述第二导电性类型的第二p型扩散区域，所述第二p型扩散区域邻近与所述漂移区域的所述结，形成上部主体扩散部。

2.根据权利要求1所述的LDMOS装置，其中所述第一导电性类型为n型且所述第二导电性类型为p型。

3.根据权利要求1所述的LDMOS装置，其进一步包括：

所述第一导电性类型的第一resurf扩散区域，其位于所述漂移区域中；及所述第一导电性类型的第二JFET resurf扩散区域，其位于所述漂移区域中，邻近与所述D阱区域的所述结且在所述第一导电性类型的所述第一resurf扩散区域上面。

4.根据权利要求3所述的LDMOS装置，其进一步包括靠近所述沟道区域的所述第一导电性类型的第三扩散部。

5.根据权利要求1所述的LDMOS装置，其进一步包括位于所述源极触点区域及所述沟道区域中的第三p型扩散区域。

6.根据权利要求1所述的LDMOS装置，其中所述半导体衬底进一步包含所述第二导电性类型的外延层。

7.根据权利要求6所述的LDMOS装置，其中所述LDMOS装置进一步包含第二隐埋式层，所述第二隐埋式层在高电压深扩散层下面且作为所述第一导电性类型的植入区域而形成于所述半导体衬底中的所述外延层中。

8.根据权利要求7所述的LDMOS装置，其进一步包括深隔离结构，所述深隔离结构与所述D阱区域间隔开且从所述衬底的所述表面穿过所述第一隐埋式层、所述高电压深扩散层且穿过所述外延层而延伸且与所述半导体衬底接触。

9.根据权利要求7所述的LDMOS装置，其进一步包括深沟槽隔离结构，所述深沟槽隔离结构与所述D阱区域间隔开且从所述衬底的所述表面延伸穿过所述第一隐埋式层及所述高电压深扩散层且延伸到所述第二隐埋式层中。

10.根据权利要求9所述的LDMOS装置，其中所述深沟槽隔离结构进一步包含与所述第二隐埋式层物理接触的所述第一导电性类型的材料。