[发明专利]用于可编程集成电路的具有低阈值电压P沟道晶体管的互连电路

权利要求书

1.一种用于可编程集成电路IC的互连电路，包括：

输入端子，其被耦接以从所述可编程IC中的节点接收输入信号；

输出端子，其被耦接以向所述可编程IC中的另一节点发送；

第一和第二控制端子，其被耦接以从所述可编程IC的存储单元接收；以及

互补金属氧化物半导体CMOS传输门，其被耦接在所述输入端子和所述输出端子之间并被耦接到所述第一和第二控制端子，所述CMOS传输门包括配置有第一阈值电压的N沟道晶体管和配置有低于所述第一阈值电压的第二阈值电压的P沟道晶体管，其中所述CMOS传输门在处于使能状态时配置为将所述输入信号耦接至所述输出端子；

其中所述P沟道晶体管包括配置为耦接到第一电源电压的本体端子；

其中所述N沟道晶体管包括配置为耦接到相对于所述第一电源电压的参考电压的本体端子；

其中所述CMOS传输门配置为，当所述CMOS传输门处于使能状态时：(i)所述P沟道晶体管的栅极端子耦接到具有所述参考电压的第一控制信号，和(ii)所述N沟道晶体管的栅极端子耦接到具有第二电源电压的第二控制信号，所述第二电源电压高于所述第一电源电压及所述输入信号的最高电压，并且低于使所述P沟道晶体管工作在带间隧穿区域的电压，以及

其中所述CMOS传输门配置为，当所述CMOS传输门处于禁用状态时：(i)所述P沟道晶体管的栅极端子耦接到具有所述第二电源电压的所述第一控制信号，和(ii)所述N沟道晶体管的栅极端子耦接到具有所述参考电压的所述第二控制信号。

2.根据权利要求1所述的互连电路，其特征在于：

所述CMOS传输门包括与所述P沟道晶体管并联耦接的所述N沟道晶体管；

所述N沟道晶体管包括耦接到所述输入端子的第一端子，耦接到所述输出端子的第二端子和耦接到所述第一控制端子的所述栅极端子；并且

所述P沟道晶体管包括耦接到所述输入端子的第一端子，耦接到所述输出端子的第二端子和耦接到所述第二控制端子的所述栅极端子。

3.根据权利要求1和2中任一项所述的互连电路，其特征在于，还包括：

耦接在所述CMOS传输门和所述输出端子之间的驱动器。

4.根据权利要求1和2中任一项所述的互连电路，其特征在于，还包括：

另一CMOS传输门电路，被耦接在第二输入端子和所述输出端子之间以及被耦接到第三和第四控制端子，所述第三和第四控制端子被耦接以从所述可编程IC的另一存储单元接收，所述另一CMOS传输门电路包括配置有所述第二阈值电压的P沟道晶体管。

5.一种选择性地耦接可编程IC中节点的方法，其特征在于，包括：

在互补金属氧化物半导体CMOS传输门电路的输入端子处，从输入节点接收输入信号，所述CMOS传输门电路具有与P沟道晶体管并联耦接的N沟道晶体管，所述N沟道晶体管配置有第一阈值电压，并且所述P沟道晶体管配置有低于所述第一阈值电压的第二阈值电压，其中所述CMOS传输门配置为运行在使能状态和禁用状态；

将第一电源电压耦接到所述P沟道晶体管的本体端子；

将参考电压耦接到所述N沟道晶体管的本体端子；

处于所述使能状态时，利用具有所述参考电压的第一控制信号驱动所述P沟道晶体管的栅极端子，并利用具有第二电源电压的第二控制信号驱动所述N沟道晶体管的栅极端子，所述第二电源电压高于所述第一电源电压及所述输入信号的最高电压，并且低于使所述P沟道晶体管工作在带间隧穿区域的电压，其中所述第一控制信号和所述第二控制信号由所述可编程IC中的存储单元提供；

处于禁用状态时，利用具有所述第二电源电压的所述第一控制信号驱动所述N沟道晶体管的栅极端子，并利用具有所述参考电压的所述第二控制信号驱动所述N沟道晶体管的栅极端子；以及

响应于所述第一控制信号和所述第二控制信号，将来自所述CMOS传输门电路的输出信号耦接到输出节点。