[发明专利]用于可编程集成电路的具有低阈值电压P沟道晶体管的互连电路

说明书

一种用于可编程集成电路(IC)(100)的示例性互连电路(200)包括被耦接以从可编程IC中的节点(204)接收的输入端子(218‑1)，被耦接以向所述可编程IC中的另一节点(208)发送的输出端子(220)，被耦接以从所述可编程IC的存储单元(212)接收的第一和第二控制端子(222‑1,222‑2)，以及互补金属氧化物半导体(CMOS)传输门(202‑1)，其被耦接在输入端子和输出端子之间并且被耦接到第一和第二控制端子。CMOS传输门包括配置有用于制造可编程IC的CMOS工艺的低阈值电压的P沟道晶体管(Q2)。

技术领域

本申请的实施例大体涉及电子电路，并且具体涉及用于可编程集成电路的具有低阈值电压P沟道晶体管的互连电路。

背景技术

集成电路(IC)可以实现执行指定的功能。其中一种类型的IC是可编程IC，例如现场可编程门阵列(FPGA)。FPGA通常包括可编程片的阵列。这些可编程片可包括例如输入/输出模块(IOB)、可配置逻辑模块(CLB)、专用随机存取存储器模块(BRAM)、乘法器、数字信号处理模块(DSP)、处理器、时钟管理器、延迟锁定环(DLL)等。各种逻辑元件可以通过可编程互连结构互连，可编程互连结构包括在可通过配置存储器中的静态存储单元编程的互连电路之间的大量互连段(interconnect segment)。互连段和逻辑元件可以使用编程的互连电路选择性地互连。互连电路可以包括选择性地将输入节点连接到输出节点的晶体管传输门。互连延迟，例如由晶体管传输门引入的互连延迟，会给FPGA性能带来显著的瓶颈。

发明内容

本申请描述了用于可编程集成电路(IC)的具有低阈值电压P沟道晶体管的互连电路。在一个示例性的实施例中，用于可编程IC的互连电路包括：输入端子，其被耦接以从可编程IC中的一个节点接收；输出端子，其被耦接以向可编程IC中的另一节点发送；第一和第二控制端子，其耦接以从可编程IC的存储单元接收，以及耦接在输入端子和输出端子之间并耦接到第一和第二控制端子的互补金属氧化物半导体(CMOS)传输门。CMOS传输门包括配置有用于制造可编程IC的CMOS工艺的低阈值电压的P沟道晶体管。

在另一示例性的实施例中，可编程IC包括互连段、配置存储单元以及通过可被配置存储单元的一部分编程的互连电路耦接到互连段的逻辑元件。第一互连电路包括具有与P沟道晶体管并联耦接的N沟道晶体管的第一CMOS传输门电路。该P沟道晶体管配置有用于制造可编程IC的CMOS工艺的低阈值电压。

在另一示例性的实施例中，用于选择性地耦接可编程IC中的节点的方法包括：从具有与P沟道晶体管并联耦接的N沟道晶体管的CMOS传输门电路的输入端子处的输入节点接收输入信号。P沟道晶体管配置有用于制造可编程IC的CMOS工艺的低阈值电压。该方法还包括利用来自可编程IC中的存储单元的第一控制信号驱动N沟道晶体管的栅极端子，利用来自存储单元的第二控制信号驱动P沟道晶体管的栅极端子，以及响应于第一控制信号和第二控制信号，将来自CMOS传输门电路的输出信号耦接到输出节点。

附图说明

为了详细理解上述特征的方式，可以通过参考示例性实施例来更具体地描述上面概括的内容，其中一些示例性的实施例在附图中示出。然而，应当注意，附图仅示出了典型的示例性实施例，因此不应被认为是对本申请范围的限制。

图1示出了根据一个示例性实施例实现的可编程IC的架构；

图2是描绘根据一个示例性实施例实现的互连电路的框图；

图3是描绘根据一个示例性实施例实现的可编程IC的一部分的框图；

图4是描绘根据一个示例性实施例实现选择性地耦接可编程IC中节点的方法的流程图；

图5是根据一个示例性实施例的关于两个P沟道晶体管的源极-栅极电压与漏极电流之间关系的曲线图。

为了便于理解，在可能的情况下使用相同的附图标记来表示附图中共用的相同元件。预期一个实例的元件可以有利地包含在其它实例中。