[发明专利]用于时钟和数据恢复的电路布置和方法

说明书

一种用于时钟和数据恢复的电路布置包括控制单元(CTRL)、锁相环电路(PLL)和采样单元(SMPL)。控制单元(CTRL)被配置为从输入信号(SDIN)得到第一参考信号(PLSN)和第二参考信号(PLSD)。此外，控制单元(CTRL)被配置为从根据电路布置的操作模式选择的第一参考信号(PLSN)和第二参考信号(PLSD)之一得到公共参考信号(FREF0)。锁相环电路(PLL)被配置为基于公共参考信号(FREF0)生成振荡器信号(SOSC)。采样单元(SMPL)被配置为从输入信号(SDIN)提取恢复的数据信号(RXD)。

技术领域

本发明涉及用于时钟和数据恢复(CDR)的电路布置以及用于通信系统中的CDR的方法。

背景技术

在通信系统中，特别是在基于分组的高速串行数据通信系统中，CDR可以用于从输入信号、特别是从自同步(self-clocking)输入信号中提取恢复的时钟信号和恢复的数据信号。即，时钟嵌入输入信号的发送数据流中。其中，该提取是例如通过使用恢复的时钟信号对输入信号进行采样来实现的。以该方式，CDR可以避免例如在两个物理分离的数据和时钟信道之间的潜在时钟偏移(clock skew)。

对于常见的CDR解决方案，可能需要附加(例如，外部)的精确参考时钟源。参考时钟源例如可以被实现为振荡器，特别是晶体振荡器。数个现有的CDR解决方案采用多于一个的控制环(例如，两个控制环)。这些因素通常代表现有解决方案的缺点，例如，增加了CDR布置的成本、复杂性和/或大小。现有CDR电路布置的其它缺点可以包括抖动、缺乏稳健的频率采集和/或缺乏精确的锁相。

发明内容

因此，期望的目的是提供一种用于时钟和数据恢复的改进构思，其使得能够克服现有解决方案的缺点。

该目的是通过独立权利要求的主题来实现的。其他实现方式和实施例是从属权利要求的主题。

根据该改进构思，例如由锁相环电路形成的单个控制环用于生成恢复的时钟信号。具体地，根据改进构思的电路布置不需要另外的控制回路。根据操作模式，电路布置的控制单元选择第一参考信号或第二参考信号作为控制回路的输入。此外，根据改进构思，CDR不需要外部时钟源，特别是不需要外部振荡器(例如，晶体振荡器)。

根据改进构思的一种用于CDR的电路布置包括控制单元、锁相环电路和采样单元。控制单元被配置为从输入信号得到第一参考信号和第二参考信号。此外，控制单元被配置为从第一参考信号和第二参考信号之一得到公共参考信号。其中，第一参考信号或第二参考信号是根据电路布置的操作模式而被选择作为用于得到公共参考信号的基础的。锁相环电路被配置为基于公共参考信号生成振荡器信号。采样单元被配置为从输入信号提取恢复的数据信号。

其中，该提取根据振荡器信号来进行。具体地，采样单元被配置为在对应于振荡器信号的边沿(例如，对应于上升沿)的实例处对输入信号进行采样。锁相环电路被配置为生成振荡器信号，以使得振荡器信号和参考信号相对于彼此同步。

根据电路布置的数个实现方式，控制单元被配置为在第一锁定操作模式期间从第一参考信号得到公共参考信号，并且在第二锁定操作模式期间和在正常操作模式期间从第二参考信号得到公共参考信号。

第一锁定操作模式、第二锁定操作模式和正常操作模式可以例如以所述顺序依次出现。第一锁定操作模式可以例如在向电路布置上电之后或在开始接收新数据分组之前启动。第一锁定操作模式的目的可以例如是实现公共参考信号和振荡器信号的锁定，特别是同步。正常操作模式可以例如旨在使用与公共参考信号同步的振荡器信号来执行输入数据信号的提取，即生成恢复的数据信号。

可以位于第一锁定操作模式与正常操作模式之间的第二锁定操作模式可以例如具有如下目的：在控制单元从使用第一参考信号切换至使用第二参考信号以生成公共参考信号之后改进公共参考信号和振荡器信号的锁定和/或同步。在某种意义上，第二锁定操作模式表示第一锁定操作模式与正常操作模式之间的缓冲模式。