[发明专利]用于将二进制映射到三进制及其反转的装置和方法有效
申请号: | 201580044084.1 | 申请日: | 2015-08-04 |
公开(公告)号: | CN106664098B | 公开(公告)日: | 2020-11-10 |
发明(设计)人: | R.H.莫特瓦尼;P.卡拉瓦德 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H03M7/02 | 分类号: | H03M7/02 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 张金金;张涛 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 二进制 映射 到三进制 及其 反转 装置 方法 | ||
1.一种用于将二进制映射到三进制的装置,所述装置包括:
第一查找表LUT,具有19个二进制位到12个三进制的三进制数位的映射;以及
第一逻辑,用于接收二进制输入并且根据所述第一LUT将所述二进制输入转换成三进制输出,
其中所述第一LUT包括19个条目,其对应于从0到18的2的幂的三进制中该2的幂的值。
2.如权利要求1所述的装置,包括:
第二LUT,具有12个三进制的三进制数位到19个二进制位的映射;以及
第二逻辑,用于接收所述三进制输出并且根据所述第二LUT将所述三进制输出转换成二进制输出。
3.如权利要求2所述的装置,其中所述第二LUT包括12个条目,其对应于从0到11的3的幂的二进制中该3的幂的值。
4.如权利要求1所述的装置,所述第一逻辑包括:用于使所述三进制输出初始化为零的逻辑。
5.如权利要求4所述的装置,其中所述第一逻辑包括:用于确定二进制输入中一的位置的逻辑。
6.如权利要求5所述的装置,其中所述二进制输入具有19个二进制位。
7.如权利要求5所述的装置,其中所述第一逻辑包括用于检测所述二进制输入中的一的逻辑。
8.如权利要求5所述的装置,其中所述第一逻辑包括:用于根据来自所述二进制输入中一的位置的一的对应位置从所述第一LUT读取三进制表示的逻辑。
9.如权利要求8所述的装置,其中所述第一逻辑包括加法器,用于在三进制域中将所述三进制表示加到初始化的三进制输出来生成所述三进制输出。
10.如权利要求9所述的装置,其中所述三进制输出是12三进制符号值。
11.如权利要求2所述的装置,其中所述第二逻辑包括:用于读取所述三进制输出并且使所述二进制输出初始化为零的逻辑。
12.如权利要求11所述的装置,其中所述第二逻辑包括:
用于确定所述三进制输出的12个三进制的三进制数位中一的位置的逻辑;
用于根据来自所述三进制输入中一的位置的一的对应位置从所述第二LUT读取二进制表示的逻辑;以及
加法器,用于在二进制域中将所述二进制表示加到初始化的二进制输出来生成所述二进制输出。
13.一种用于将二进制映射到三进制的系统,所述系统包括:
非易失性存储器;
处理器,耦合于所述非易失性存储器,所述处理器包括:
第一查找表LUT,具有19个二进制位到12个三进制的三进制数位的映射;
第二LUT,具有12个三进制的三进制数位到19个二进制位的映射;
第一逻辑,用于接收二进制输入并且根据所述第一LUT将所述二进制输入转换成三进制输出;以及
编码器,用于接收所述三进制输出并且对所述三进制输出编码来生成编码的三进制输出以存储在所述非易失性存储器中;以及
无线接口,用于允许所述处理器与另一个装置通信,
其中所述第一LUT包括19个条目,其对应于从0到18的2的幂的三进制中该2的幂的值。
14.如权利要求13所述的系统,其包括:
解码器,用于对所述编码的三进制输出解码并且生成解码的三进制输出。
15.如权利要求14所述的系统,其包括:
第二逻辑,用于接收解码的三进制输出并且根据所述第二LUT将所述解码的三进制输出转换为二进制输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201580044084.1/1.html,转载请声明来源钻瓜专利网。