[发明专利]用于将二进制映射到三进制及其反转的装置和方法

说明书

描述用于将二进制数据转换为三进制以及转换回的装置，使得该装置包括：第一查找表（LUT），其具有19个二进制位到12个三进制的三进制数位的映射；和第一逻辑，用于接收二进制输入并且根据第一LUT将该二进制输入转换成三进制输出。

要求优先权

该申请要求题为“APPARATUS AND METHOD FOR MAPPING BINARY TO TERNARY ANDITS REVERSE（用于将二进制映射到三进制及其反转的装置和方法）”且于2014年9月18日提交的美国专利申请序列号14/490,307的优先权，其通过引用全部合并于此。

背景技术

闪速存储器可使用在每个存储器单元中存储单个位信息的单级单元来设计，或设计为在每个存储器单元中存储多位信息的多级单元。一般，单级单元比多级单元具有更高的耐久性。然而，多级单元提供比单级单元更高的存储密度。多级单元存储器（例如，闪速存储器）由多级单元组成，其中的每个能够存储多个电荷状态或水平。电荷状态中的每个与存储器元件位模式关联。多级单元存储器可配置成存储多个阈值电压水平（V_t）。

多级单元存储器能够基于电荷状态的数量存储一个以上的位的数据。例如，可以存储四个电荷状态（或四个Vt水平）的多级单元存储器可以存储两位数据，可以存储八个电荷状态（或八个Vt水平）的多级单元存储器可以存储三位数据，并且可以存储十六个电荷状态的多级单元可以存储四位数据。对于n位多级单元存储器中的每个，各种存储器元件位模式可以与不同电荷状态中的每个关联。参考电压可使各种电荷状态分开。例如，第一参考电压可使水平3和水平2分开，并且第二电压参考可使水平2与水平1分开，并且第三参考电压可使水平1与水平0分开。

二进制信息可直接映射到单级单元存储器。然而，多级单元需要存储器映射操作来将二进制信息映射到多级单元中的多个水平（level）。二进制到三进制映射是取二进制数据并将其映射到三进制符号的函数。典型的二进制到三进制映射首先获得二进制串的十进制表示并且然后将该十进制数字映射到它的三进制表示。通过该映射获得的压缩接近理论极限。例如，1千字节的位（即，8192个位）可以映射到5169个三进制符号。获得的压缩是1.5848，其接近理论极限。每个3级存储器单元的理论存储极限是Log2(3)=1.5849个位。

该典型的二进制到三进制映射的一个问题是它经受错误传播。考虑待存储二进制串“000…001111”。该串的十进制表示是15并且三进制表示是“000..00120”。在单元中存储（例如，存储到NAND闪速存储器）为水平信息（level information）的该三进制串被读回。因为在从存储器（例如，NAND闪速存储器）读取时有错误，比如说“0000…00121”被读回（即，最后的水平0读出为水平1）。对于该有噪读出的二进制表示是“000…0010000”。因此，单级的错误在读出错误中转化为5个位。典型的映射具有3.5倍的错误传播，这意指位差错率是水平差错率的3.5倍。

附图说明

将从下文给出的详细描述以及本公开的各种实施例的附图更充分地理解本公开的实施例，然而，它们不应视为使本公开局限于特定实施例，而只是用于解释和理解。

图1图示根据本公开的一些实施例使用查找表（LUT）用于将二进制映射到三进制以及返回的硬件架构。

图2图示根据本公开的一些实施例具有19位二进制输入和12个三进制数位的三进制符号输出（具有2的幂的三进制表示）的LUT。

图3图示根据本公开的一些实施例具有12个三进制数位的三进制符号输入和19位二进制输出（具有3的幂的二进制表示）的LUT。

图4图示根据本公开的一些实施例将数据存储到根据图1的硬件架构的多级（例如，3级）存储器单元的存储器架构。

图5图示根据本公开的一些实施例用于将二进制映射到三进制以及返回的方法的流程图。