[发明专利]半导体连接用的Cu柱用圆柱状形成物

说明书

本发明的课题是在半导体芯片上设置Cu柱来进行电连接时，与采用镀敷法形成Cu柱的方法相比，能够增大Cu柱的高度/直径比，提高生产率，增高Cu柱的高度，提高Cu柱的可靠性。本发明为解决该课题，预先将Cu柱用的材料形成为圆柱状形成物，并将该圆柱状形成物与半导体芯片上的电极连接以作为Cu柱。由此，能够使Cu柱的高度/直径比为2.0以上。由于不采用电镀法，因此制造Cu柱所需的时间短，能够提高生产率。另外，由于能够将Cu柱高度提高到200μm以上，因此很适合于模塑底部填充。由于能够自由地调整成分，因此能够容易地进行可靠性高的Cu柱的合金成分设计。

技术领域

本发明涉及能够作为半导体连接用的Cu柱使用的圆柱状形成物。

背景技术

半导体装置，通过在半导体芯片上形成电子电路，并将半导体芯片上的电极与半导体封装体上的电极连接来形成。以往，半导体芯片上的电极与半导体封装体上的电极之间使用Au或Cu制的接合线来电连接。

最近，为了半导体装置的小型化，采用倒装芯片法作为半导体芯片与半导体封装体之间的连接方法。作为倒装芯片法中的代表性的连接方法，采用Au凸块和/或焊料凸块。

进而，随着芯片的高集成化，最近，使用了Cu柱的倒装芯片技术被采用。关于Cu柱，在半导体芯片上形成Cu的柱(pillar)，并将Cu柱顶端与半导体封装体的电极连接。作为Cu柱，使用了柱直径为70μm以下、柱高度为50～60μm的柱。

Cu柱的材质为低电阻的Cu，因此与焊料凸块相比能够应对大电流。另外，Cu柱与焊料凸块相比能够抑制焊料供给量，因此能够实现凸块间距的微细化。而且，Au凸块与电极的接触面积小，与此相对，Cu柱从半导体芯片上的电极到半导体封装体上的电极为止能够维持相同的截面积，能够应对大电流。

如专利文献1、2所记载的那样，作为在半导体芯片上形成Cu柱的方法，可采用镀敷法。在半导体芯片上形成光致抗蚀剂层(光刻胶层：photoresist layer)，并将形成Cu柱的部分的光致抗蚀剂层开口，在开口部分形成镀Cu层，进而在镀Cu层的顶部形成焊料镀层。通过将抗蚀层剥离，镀Cu层部分成为Cu柱。将Cu柱顶部的焊料镀层部分作为焊料凸块，与半导体封装体之间连接。由于通过镀敷来形成Cu柱，因此也能够应对微细间距。

在先技术文献

专利文献

专利文献1：日本特开2011-29636号公报

专利文献2：日本特表2012-532459号公报

发明内容

在通过镀敷来形成Cu柱时，采用将光致抗蚀剂层开口，并在开口部分形成镀Cu层的方法。当要采用这样的方法形成Cu柱的高度/直径比大的细长的Cu柱时，必须在直径小且深的孔中使镀层生长。该情况下，难以向开口部持续输送充分浓度的镀液，其结果会发生下述等等的问题：(1)镀层的生长变慢，生产率恶化；(2)Cu柱的直径比目标直径细等，形状变得不稳定；(3)析出的Cu产生空隙等，品质变差。因此，难以使Cu柱的高度/直径比为2.0以上。

为了采用镀敷法形成Cu柱，制造Cu柱所需的时间较长，妨碍了生产率。如果能够将Cu柱高度增高到200μm以上，则很适合于模塑底部填充(mold underfill)。但是，如果想要使Cu柱的高度比以往的50～60μm高，则制造所需的时间会进一步延长。

用于车载的半导体装置，被要求在严酷条件(高温)下的可靠性。为了提高Cu柱的可靠性，将Cu柱的组成合金化是有效的，但用于形成Cu柱的镀层一般为单质析出，合金化的自由度低。

本发明的目的是在半导体芯片上设置Cu柱来进行电连接时，与如以往那样采用镀敷法形成Cu柱的方法相比，能够增大Cu柱的高度/直径比，提高生产率，增高Cu柱的高度，提高Cu柱的可靠性。