[发明专利]存储器诊断电路

权利要求书

1.一种存储器诊断电路，具备：

错误检测纠正电路，针对写入到存储器并被读取的数据进行N比特以上的错误检测以及(N-1)比特以下的错误纠正；

第一数据缓存器，保存从上述存储器读取并由上述错误检测纠正电路进行了错误纠正后的数据；

第二数据缓存器，直接保存从上述存储器读取的数据；

比较器，将上述第一数据缓存器中所保存的数据的值与上述第二数据缓存器中所保存的数据的值进行比较；以及

错误检测纠正监视电路；

在上述错误检测纠正监视电路中，

在上述比较器的比较结果是上述第一数据缓存器中所保存的数据的值与上述第二数据缓存器中所保存的数据的值有(N-1)比特以下不同，且确认上述错误检测纠正电路进行了错误纠正的情况下，将上述第一数据缓存器中所保存的数据值设为有效；

在上述错误检测纠正监视电路中，

在i)上述比较器的比较结果是上述第一数据缓存器中所保存的数据的值以及上述第二数据缓存器中所保存的数据的值有(N-1)比特以下不同，且确认上述错误检测纠正电路没有进行错误纠正，或者ii)上述第一数据缓存器中所保存的数据的值以及上述第二数据缓存器中所保存的数据的值(N-1)比特以下没有不同，但确认上述错误检测纠正电路进行了错误纠正，或者iii)上述比较器的比较结果是上述第一数据缓存器中所保存的数据的值以及上述第二数据缓存器中所保存的数据的值有N比特以上不同，或者iv)在确认上述错误检测纠正电路进行了错误检测的情况下，将上述第一数据缓存器中所保存的数据值设为无效，输出异常信号，

其中，上述N为2以上的自然数。

2.如权利要求1所述的存储器诊断电路，

上述错误检测纠正电路构成为，在上述第一数据缓存器中所保存的数据中没有1比特以上的错误，用于进行与上述数据对应的错误检测以及纠正的错误检测用数据中有(N-1)比特以下的错误而进行了该纠正时，针对上述错误检测纠正监视电路屏蔽针对上述错误检测用数据的上述错误纠正的执行。

3.如权利要求1或2所述的存储器诊断电路，

具备检查数据存储区域，该检查数据存储区域预先存储有第一检查数据、以及第二检查数据，上述第一检查数据被设定以使检测及纠正对象的数据与用于针对上述数据进行错误检测及纠正的错误检测用数据的组合有(N-1)比特以下的错误，上述第二检查数据被设定以使上述组合有N比特以上的错误；

上述错误检测纠正监视电路，在启动时，CPU从上述检查数据存储区域读取上述第一检查数据以及上述第二检查数据，并执行确认上述错误检测纠正电路是否按预期进行动作的检查序列时，上述错误检测纠正监视电路的功能被无效化。