[发明专利]存储器诊断电路

说明书

一种存储器诊断电路，具备：错误检测纠正电路(3)，针对从存储器(2，11)中读取的数据进行N比特以上的错误检测以及(N‑1)比特以下的错误纠正，其中，N为2以上的自然数；第一数据缓存器(5)，保存上述错误检测纠正电路进行错误纠正后的上述数据；第二数据缓存器(6)，直接保存上述数据；比较器(7)，比较上述第一以及第二数据缓存器中分别保存的数据值；以及错误检测纠正监视电路(8，9)。上述错误检测纠正监视电路基于上述比较器的比较结果将上述第一数据缓存器中所保存的数据值设为有效。此外，上述错误检测纠正监视电路将上述第一数据缓存器中所保存的数据值设为无效，并输出异常信号。

相关申请的交叉引用

本申请基于2014年9月16日提出的日本专利申请2014-187659号、以及2015年5月14日提出的日本专利申请2015-99035号，在此分别引用其记载内容。

技术领域

本发明涉及具备针对写入存储器后被读取的数据进行错误检测以及错误纠正的错误检测纠正电路的存储器诊断电路。

背景技术

例如在使用DRAM等的存储器的情况下，为了提高数据的可靠性，设置了错误检测纠正电路(ECC：Error Check and Correct)。错误检测纠正电路具有针对从存储器中读出的数据进行检测错误并纠正的功能。但是，考虑到错误检测纠正电路本身也有可能发生故障，则有必要采取对策。例如，专利文献1中公开了如下的微型计算机：将存储器以及错误检测电路全部双重化，通过比较两个错误检测电路的检测结果，从而选择使用哪个存储器侧的数据，实现可靠性的提高。

然而，如专利文献1那样，全部双重化的构成冗余，不能避免系统规模大型化、成本提高。

现有技术文献

专利文献

专利文献1：日本特开2004-5627号公报

发明内容

本公开提供一种能够以更简单的结构检测错误检测纠正电路的故障的存储器诊断电路。

在本公开的一实施方式中，存储器诊断电路具备：错误检测纠正电路，针对写入到存储器中并被读取的数据进行N比特以上的错误检测以及(N-1)比特以下的错误纠正；第一数据缓存器，保存从上述存储器读出并通过上述错误检测纠正电路纠正错误后的数据；第二数据缓存器，直接保存从上述存储器读出的数据；比较器，比较上述第一数据缓存器以及上述第二数据缓存器中分别保存的数据值；以及错误检测纠正监视电路。在上述比较器的比较结果是双方的数据值为(N-1)比特以下不同，并且上述错误检测纠正电路进行错误纠正的情况下，上述错误检测纠正监视电路将上述第一数据缓存器中所保存的数据值设为有效，在i)上述比较器的比较结果是双方的数据值为(N-1)比特以下不同，并且上述错误检测纠正电路没有进行错误纠正，或ii)在确认上述双方的数据值不是(N-1)比特以下不同但上述错误检测纠正电路进行了错误纠正，或iii)在确认上述比较器的比较结果是双方的数据值为N比特以上不同，或iv)在确认上述错误检测纠正电路进行错误检测的情况下，上述错误检测纠正监视电路将上述第一数据缓存器中所保存的数据设为无效，输出异常信号。其中，上述N为2以上的自然数。

如此这样，通过比较器将两个数据缓存器中所保存的数据值进行比较，从而能够简单地判断错误检测纠正电路的异常的有无。

附图说明

关于本公开的上述目的以及其他目的、特征、优点，通过参照附图以及下述的详细说明，将变得更明确。

图1是表示本公开的第一实施方式的存储器诊断电路的结构的功能框图。

图2是表示本公开的第二实施方式的存储器诊断电路的结构的功能框图，表示CPU读取第二检查数据时的各信号的状态。

图3是表示CPU读取第一检查数据时的各信号的状态的图。