[发明专利]电压电平移位自时控写入协助

说明书

本发明揭示用于产生电压电平移位自时控写入协助的系统及方法，其包含在第一电压域中具有自时控真实与互补数据输入信号的电路。第一及第二全电压电平移位器经配置以基于所述第一电压域中的所述自时控真实与互补数据输入信号而在第二电压域中产生电压电平移位自时控中间真实与互补信号。包含第一及第二互补金属氧化物半导体CMOS电路的三态逻辑经配置以基于所述电压电平移位自时控中间真实与互补信号而产生用于为所述第二电压域中的存储器阵列提供写入协助的电压电平移位自时控三态真实与互补输出信号。

技术领域

所揭示方面是针对自时控写入驱动器，其经配置用于可写入性及其内部设置及维持时间要求的消除。更具体来说，示范性方面是针对用于为包含电压岛的存储器阵列提供写入协助的电压电平移位自时控三态写入位线驱动器及相关电路。

背景技术

计算机处理系统使用基于例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、磁阻式随机存取存取(MRAM)等技术的数种种类存储器结构。这些存储器结构通常经设计为包括存储单元或位单元的存储器阵列。写入待存入在存储器阵列的位单元中的数据可需要专门写入电路以满足存储器阵列的个别需求。

在一个实例中，针对包括位单元阵列的SRAM阵列，可使用真实与互补写入位线来对位单元进行写入。可使用本地写入驱动器电路来有效地驱动写入位线以便在写入操作期间对位单元进行写入。然而，由于减少功率消耗在许多处理系统中为重要考虑因素，因此写入驱动器也可经配置以在未执行写入操作时使写入位线浮动以便减少泄漏功率。

常规写入驱动器电路可使用由使能时钟门控的三态驱动器以便实现驱动或浮动写入位线的真实与互补版本的上述功能。然而，此些常规写入驱动器可易于发生数个问题。控制由三态驱动器驱动的写入位线的设置及维持时间往往可能是困难的。这是因为在三态驱动器的操作期间可能出现争用情况。后端自定时争用情况涉及在真实与互补写入位线上驱动的数据维持超出用于写入操作的写入时钟的下降边缘的要求。此后端自定时争用情况可能在边缘触发设计以及透明锁存器设计的状况下发生。在边缘触发接口设计的状况下，在系统时钟的低相位期间数据输入归零的情况下，这些数据输入需要维持越过写入时钟的下降边缘。如果数据输入并未维持越过写入时钟的下降边缘，那么临界内部争用容限可违规且可将不正确值写入到位单元。此外，数据输入需要满足与写入时钟有关的设置容限以便防止写入位线上的假信号(glitch)。未能满足设置容限可导致由静态写入位线的不必要切换所致的错误及动态功率的损失。

此外，常规三态驱动器将堆叠晶体管(例如，n沟道金属氧化物半导体(NMOS)及p通道金属氧化物半导体(PMOS)栅极)用于其驱动并浮动位线的操作。这些堆叠结构以低电源电压影响可写入性且需要针对所要驱动强度需要较大大小，因此带来面积及动态功率方面的成本。

常规写入驱动器电路的另一问题与电压定标有关。写入驱动器可需要将信号从一个电压域转换到另一电压域。例如，存储器阵列可属于第一电压域，其可为用以减少存储器阵列的功率消耗的低电压域。真实与互补写入位线可载运从第二电压域供应的数据，所述第二电压域可为较高电压域以便满足关于位单元的可写入性的要求。举例来说，能够写入SRAM位单元所需要的最小电压可为高，此将需要在写入位线上驱动较高电压。

利用写入位线中的单个电平移位器来使真实与互补写入位线从第二电压域移位到第一电压域可能有问题。当未执行有效写入时，即，在真实与互补写入位线在低相位中或当两者载运零二进制值时，单个电平移位器可将写入驱动器电路驱动到未知状态，可能难以从所述未知状态恢复。

包含单个电平移位器的常规写入位线驱动器可接受非RTZ数据输入信号。接着将电平移位器输出的输出与写入位线驱动器处的电平移位写入时钟合并。针对此些常规沈积，电平移位器必须提供上升数据输入及下降数据输入的平衡延迟，此提出显著设计挑战。

因此，需要避免与关于(例如)存储器阵列写入位线驱动器的电平移位器的常规实施方案有关的上述缺陷。

发明内容