[发明专利]非易失性存储装置

权利要求书

1.一种非易失性存储装置，其包括：

多条位线；

多条字线；

存储单元阵列，所述存储单元阵列具有多个存储单元，各所述存储单元包括非易失性存储元件，并且所述多个存储单元中的各者被布置在所述多条位线与所述多条字线的多个交叉部中的各交叉部处；

基准电压生成电路，所述基准电压生成电路生成读出基准电压，所述读出基准电压充当用于判别存储于所述存储单元上的数据值的基准；

读出电路，所述读出电路在电流限制型预定读出用电流被施加至所述位线的状态下检测来自所述存储单元的读出电压的相对于所述读出基准电压的值，由此读取存储于所述存储单元上的所述数据值；以及

地址补偿电路，所述地址补偿电路根据所述多个存储单元之中的将要在所述读出电路中被读取的所述存储单元的安置位置来改变所述读出基准电压，

其中，所述地址补偿电路包括梯形电阻器电路，所述梯形电阻器电路具有与所述多条位线的数量和所述多条字线的数量相对应的多个伪电阻器。

2.根据权利要求1所述的非易失性存储装置，其还包括：

电压检测电路，所述电压检测电路检测由流经所述多条位线和所述多条字线的泄漏电流造成的电压降；以及

泄漏补偿电路，所述泄漏补偿电路在来自所述电压检测电路的检测结果的基础上校正所述读出基准电压。

3.根据权利要求2所述的非易失性存储装置，其中，所述电压检测电路具有位线电压检测电路和字线电压检测电路，所述位线电压检测电路检测所述多条位线中的各条位线的在相对于所述读出电路的远端处的位线电压，并且所述字线电压检测电路检测所述多条字线中的各条字线的在相对于所述读出电路的远端处的字线电压。

4.根据权利要求1所述的非易失性存储装置，其还包括电压限制器电路，所述电压限制器电路在所述读出用电流被施加的状态下将所述读出电压限制成不大于预定上限。

5.根据权利要求1所述的非易失性存储装置，其中，所述读出电路把用于选择待读取的所述存储单元的被选位线和被选字线设定为接地电位以一次地使所述被选位线和所述被选字线放电，并且随后对所述被选位线进行充电直至达到所述读出电压。

6.根据权利要求5所述的非易失性存储装置，其还包括电流控制电路，所述电流控制电路在所述被选位线的充电期间内改变所述读出用电流的电流限制值。

7.根据权利要求6所述的非易失性存储装置，其中，所述电流控制电路包括时序控制电路，在所述被选位线被设定为所述接地电位以使所述被选位线放电以后、又经过了一定时间量之后，所述时序控制电路改变所述电流限制值。

8.根据权利要求6所述的非易失性存储装置，其中，所述电流控制电路响应于所述被选位线的位线电压的变化来改变所述电流限制值。

9.根据权利要求1至8中任一项所述的非易失性存储装置，其中，各个所述非易失性存储元件是根据电阻状态的变化来存储数据的电阻变化型元件。

10.一种非易失性存储装置，其包括：

多条位线；

多条字线；

存储单元阵列，所述存储单元阵列具有多个存储单元，各所述存储单元包括非易失性存储元件，所述多个存储单元中的各者被布置在所述多条位线与所述多条字线的多个交叉部中的各交叉部处；

基准电流生成电路，所述基准电流生成电路生成读出基准电流，所述读出基准电流充当用于判别存储于所述存储单元上的数据值的基准；

读出电路，所述读出电路在预定读出用电压被施加至所述位线的状态下检测来自所述存储单元的读出电流的相对于所述读出基准电流的值，由此读取存储于所述存储单元上的所述数据值；以及

地址补偿电路，所述地址补偿电路根据所述多个存储单元之中的将要在所述读出电路中被读取的所述存储单元的安置位置来改变所述读出基准电流，

其中，所述地址补偿电路包括梯形电阻器电路，所述梯形电阻器电路具有与所述多条位线的数量和所述多条字线的数量相对应的多个伪电阻器。