[发明专利]非易失性存储装置

说明书

本发明的非易失性存储装置包括：多条位线；多条字线；存储单元阵列，其具有多个存储单元，各个所述存储单元包括非易失性存储元件，并且多个所述存储单元分别被布置在所述多条位线与所述多条字线的多个交叉部处；基准电压生成电路，其生成读出基准电压，所述读出基准电压充当用于判别存储于所述存储单元上的数据值的基准；读出电路，其在电流限制型预定读出用电流被施加至所述位线的状态下检测来自所述存储单元的读出电压的相对于所述读出基准电压的值，由此读取存储于所述存储单元上的所述数据值；以及地址补偿电路，其根据所述多个存储单元之中的将要在所述读出电路中被读取的所述存储单元的安置位置来改变所述读出基准电压。

技术领域

本发明涉及非易失性存储装置，在该非易失性存储装置中，以阵列排列的方式布置有包括非易失性存储元件的存储单元。

背景技术

作为非易失性存储器，已知的有ReRAM(Resistive Random Access Memory；电阻变化型随机存取存储器)、CBRAM(Conduction Bridge Random Access Memory；导电桥型随机存取存储器)、PCRAM(Phase-Change Random Access Memory；相变型随机存取存储器)、MRAM(Magnetoresistive Random Access Memory；磁阻型随机存取存储器)、STTRAM(SpinTransfer Torque Random Access Memory；自旋转移力矩型随机存取存储器)以及任何其他类型的RAM。在ReRAM中，根据电阻状态的变化来存储数据的电阻变化型元件已经被用作非易失性存储元件(例如，参见专利文献1)。

此外，作为使用上述非易失性存储器的存储单元的构造，已知的有1R(1个电阻器)型和1D1R(1个二极管和1个电阻器)型。已知一种交叉点型存储装置：在该交叉点型存储装置中，上述这样的存储单元被布置在多条位线与多条字线的交叉部处。

引用文献列表

专利文献

专利文献1：日本专利申请特开第2009-211735号

发明内容

当在上述的非易失性存储装置中进行数据读取操作时，考虑了以下方法：在施加了读出用电压的状态下，检测来自存储单元的读出电流的相对于读出基准电流的值，或者在施加了读出用电流的状态下，检测来自存储单元的读出电压的相对于读出基准电压的值。同时，在交叉点型存储装置中，位线和字线上存在有配线电阻。此外，因除了待读取的被选存储单元以外的一些未被选存储单元而引起的泄漏电流可能会流经被选位线。这样的配线电阻和泄漏电流会使读出精度降低。

专利文献1提出了一些方法，例如在配线电阻的基础上预先校正驱动器输出电压等；然而，该文献并没有提供关于对驱动器输出电压进行校正的具体电路构造的说明。此外，没有实施针对于泄漏电流的读出补偿。

因此，目前期望提供一种使得提高读出精度成为可能的非易失性存储装置。

根据本发明一个实施例的非易失性存储装置(non-volatile memory device)包括：多条位线；多条字线；存储单元阵列，其具有多个存储单元(memory cell)，各所述存储单元包括非易失性存储元件(non-volatile storage element)，所述多个存储单元中的各者被布置在所述多条位线与所述多条字线的多个交叉部中的各交叉部处；基准电压生成电路，所述基准电压生成电路产生读出基准电压，所述读出基准电压充当用于判别存储于所述存储单元上的数据值的基准；读出电路，所述读出电路在电流限制型(current-limited)预定读出用电流被施加至所述位线的状态下检测来自所述存储单元的读出电压的相对于所述读出基准电压的值，由此读取存储于所述存储单元上的所述数据值；以及地址补偿电路，所述地址补偿电路根据将要在所述读出电路中被读取的那个存储单元的安置位置来改变所述读出基准电压。